• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 取り消して特許、登録 H01L
審判 査定不服 2項進歩性 取り消して特許、登録 H01L
管理番号 1374223
審判番号 不服2020-12155  
総通号数 259 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2021-07-30 
種別 拒絶査定不服の審決 
審判請求日 2020-08-31 
確定日 2021-06-01 
事件の表示 特願2015-160964「固体撮像素子及びその製造方法」拒絶査定不服審判事件〔平成29年 2月23日出願公開,特開2017- 41488,請求項の数(2)〕について,次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は,特許すべきものとする。 
理由 第1 手続の経緯
本件審判請求に係る出願(以下,「本願」という。)は,2015年(平成27年) 8月18日の出願であって,その手続の経緯は以下のとおりである。

平成31年 3月29日付け:拒絶理由通知
令和 1年 5月20日 :意見書,手続補正書の提出
令和 1年10月23日付け:拒絶理由(最後の拒絶理由)通知
令和 1年12月25日 :意見書,手続補正書の提出
令和 2年 5月28日付け:令和 1年12月25日の手続補正についての補正却下の決定,拒絶査定(原査定)
令和 2年 8月31日 :審判請求書,手続補正書の提出

第2 原査定の概要
原査定(令和 2年 5月28日付け拒絶査定)の概要は次のとおりである。

理由1 本願請求項1-2に係る発明は,以下の引用文献1-4に基いて,その発明の属する技術の分野における通常の知識を有する者(以下,「当業者」という。)が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。
理由2 この出願は,特許請求の範囲の記載が,特許法第36条第6項第2号に規定する要件を満たしていない。

引用文献1 特開2013-131613号公報
引用文献2 特開2007-142194号公報
引用文献3 特開2011-238877号公報
引用文献4 国際公開第2015/111419号

第3 審判請求時の補正について
審判請求時の補正は,特許法第17条の2第3項から第6項までの要件に違反しているものとはいえない。
審判請求時の補正は,補正前の請求項1-2の「端面保護層」に,「前記端面断面部分に追従し,かつ前記端面保護層の前記端面断面部分と反対側の面が前記半導体基板に対して垂直であり,平面視で前記レンズ材層上の前記反射防止層の一部のみを被覆している」と限定を加える補正は,補正前の請求項1-2の発明特定事項である「端面保護層」を限定するものであるから,特許請求の範囲の限縮を目的とするものであり,本願の願書に最初に添付された明細書,特許請求の範囲及び図面,特に図3(f)に記載された事項であるから,新規事項を追加するものではないといえる。
また,審判請求時の補正は,補正前の請求項2の「該カラーフィルタ上に第2の平坦化層を万年筆形成する工程と」の記載を,補正後の請求項2の「該カラーフィルタ上に第2の平坦化層を形成する工程と」とする補正は,誤記の訂正若しくは不明瞭な記載の釈明を目的とするものである。
そして,審判請求時の補正によっても,補正前の請求項に記載された発明とその補正後の請求項に記載される発明の産業上の利用分野及び解決しようとする課題は同一であることは明らかである。
そして,「第4 本願発明」から「第6 対比・判断」までに示すように,補正後の請求項1-2に係る発明は,独立特許要件を満たすものである。

第4 本願発明
本願請求項1-2に係る発明(以下,それぞれ「本願発明1」-「本願発明2」という。)は,令和 2年 8月31日付けの手続補正で補正された特許請求の範囲の請求項1-2に記載された事項により特定される発明であり,本願発明1-2は,以下のとおりの発明である。

「 【請求項1】 光電変換素子を形成した半導体基板上に、少なくとも第1の平坦化層と、カラーフィルタと、第2の平坦化層と、該第2の平坦化層上に2次元的に配置されたマイクロレンズと、反射防止層とを順次に積層した固体撮像素子において、 該第1の平坦化層と、該カラーフィルタと、該第2の平坦化層と、該マイクロレンズを構成するレンズ材層と、該反射防止層とが積層された端面断面部分が、端面保護層で保護されてあり、 前記端面保護層が樹脂であり、前記端面断面部分に追従し、かつ前記端面保護層の前記端面断面部分と反対側の面が前記半導体基板に対して垂直であり、平面視で前記レンズ材層上の前記反射防止層の一部のみを被覆していることを特徴とする固体撮像素子。
【請求項2】 スクライブラインで四辺を囲まれた複数の光電変換素子から成る固体撮像素子のパターンの複数の配列が形成された半導体基板から固体撮像素子を製造する製造方法であって、 該半導体基板上に第1の平坦化層を形成する工程と、 該第1の平坦化層上にカラーフィルタを形成する工程と、 該カラーフィルタ上に第2の平坦化層を形成する工程と、 該第2の平坦化層上に2次元的な配置のマイクロレンズを形成する工程と、 該マイクロレンズを構成するレンズ材層の領域の外側に剥離可能なレジスト層を形成した後、全面に反射防止層を形成し、前記剥離可能なレジスト層を剥離する工程と、 該第1の平坦化層と、該カラーフィルタと、該第2の平坦化層と、該反射防止層が積層された前記レンズ材層の端面断面部を被覆する端面保護層を樹脂でフォトリソグラフィー法により形成する工程とを有し、 前記端面保護層が前記端面断面部に追従し、かつ前記端面保護層の前記端面断面部と反対側の面が前記半導体基板に対して垂直であり、平面視で前記レンズ材層上の前記反射防止層の一部のみを被覆して形成されていることを特徴とする固体撮像素子の製造方法。」

第5 引用文献,引用発明等
1 引用文献1について
(1)原査定の拒絶の理由に引用された上記引用文献1には,図面とともに次の事項が記載されている。(当審注:下線は,参考のために当審で付与したものである。以下同様である。)

「【発明の概要】
【発明が解決しようとする課題】
【0010】
図1(f)に,カラー固体撮像素子1の構造を断面視で示した。破線以下の部分は,CCDやCMOSの固体撮像素子部分であって構造の詳細は省略するが,この上にオンチップ形態で,平坦化層4,色分解フィルタ3及びとレンズアレイ2等がフォトリソ法によりパタニング形成されたものである。
【0011】
簡単に説明すると,CMOSの表面には凹凸があり,直接色分解フィルタ3を形成すると色ムラの原因となるため,ウエハ表面を平滑化するための1μm程度の平坦化層4がある。
【0012】
平坦化層4の上に,厚みが概ね1.0?2.0μmの赤色画素,緑色画素,青色画素からなる色分解フィルタ3が定法のフォトリソ法により形成されている。平坦化層4と色分解フィルタ3の間に反射防止層が形成される場合もある(図では省略してある)。平坦化層4が反射防止層を兼ねる場合もある。
【0013】
また,色分解フィルタ3の赤,青,緑画素間にも段差があるのと着色成分が熱等で周囲に拡散するのを防止するために色分解フィルタの上にも平坦化層を兼ねる保護層が形成されることもある(図示せず)。
【0014】
色分解フィルタ3もしくは保護層の上には,高さが1.0?3.5μmの範囲で所定の高さのドーム状のマイクロレンズ2が画素(受光部)ごとに形成され,マイクロレンズ2の表面には,さらにフッ化物やシリカ等無機絶縁膜からなる反射防止層7が形成されている。
【0015】
したがって,元来は物が載っていてはならない電極パッド6の上とかスクライブ(図示せず,断裁用の溝)の底には,パタニング工程によっては除去されなかった塗布層が積層されて残存している。少なくとも,無機材料からなる反射防止層7とマイクロレンズ2を組成する合成樹脂層が積層されており,場合によっては,平坦化層4やフィルタ3の合成樹脂層が残存することもある。
【0016】
そこで,接続用のパッド6とスクライブ部だけを露出して,それ以外をレジストで被覆してから,余分な合成樹脂層を上層から溶媒に溶解させるウエットエッチングかプラズマ照射やイオン照射で分解させるドライエッチングかのいずれかにより順次除去している。
【0017】
その一例を以下に示す。また,パッド6上と図示しないスクライブ部をクリーンにすることを樹脂抜きと称し,樹脂抜きされる物を一括して合成樹脂とも記す。
【0018】
マイクロレンズ2が反射防止層7で被覆されていない場合には,マイクロレンズ2はアクリル系もしくはノボラック系の合成樹脂であり,パッド上のこれらはO_(2)ガスのドライエッチングで除去されている。
【0019】
フッ化物系の反射防止膜を形成した場合の樹脂抜きを含む剥離技術は特許文献1に開示されている。この技術ではマイクロレンズの組成物等合成樹脂の樹脂抜きは,図1(a)?(f)で示すように,定法のO_(2)のドライエッチングで行い,パッド上の反射防止膜の除去は,レジスト層を使ったリフトオフ法で行っている。
【0020】
具体的には,平坦化層4やマイクロレンズ2等の合成樹脂層はパッド6上に積層されているが,反射防止層7をウエハ全面に形成する前に,パッド上にリフトオフ用の第一のレジストパターン5を形成している(図1(a))。そして,反射防止層を形成後(同図(b)),第一のレジストパターン5を溶解・除去するが,その際レジスト上の反射防止層7も同時に流失し,パッド6上には残らない(同図(c))。
【0021】
その後,マイクロレンズ2上の反射防止層7を,後続するドライエッチングのダメージから保護し,パッド6上が,その上に堆積した合成樹脂をドライエッチングするための開口部となっているような第二のレジストパターン9を形成し,合成樹脂層2を,O_(2)ドライエッチングで除去している。最後に,第二のレジスト9の剥離を行うものである。
【0022】
上記の樹脂抜き工法には,リフトオフ用とドライエッチング用の2回のレジストパタニング工程が必要であり,工程が長く生産性と良品歩留まりの低下を招来している。
【0023】
そこで本発明は,上記問題に鑑み,パッド上とスクライブ底に堆積した合成樹脂層の樹脂抜きと反射防止層の剥離を,1回のレジストパタニングだけで実現すること,及びフッ化物系の反射防止膜に代えてシリカ膜を反射防止膜として採用できる工程にすることを課題とした。」

「【図1】



(2)引用文献1に記載されている事項について検討する。
ア 引用文献1の段落0010-0014及び図1(f)から,引用文献1のカラー固体撮像素子は,CCDやCMOSの固体撮像素子の表面に,平坦化層があり,平坦化層の上に,色分解フィルタが形成されている。
ここで,色分解フィルタの上にも平坦化層を兼ねる保護層が形成されることもあり,この時,保護層の上に,マイクロレンズが画素(受光部)ごとに形成され,マイクロレンズの表面には,反射防止層が形成されている。

イ 引用文献1の段落0015-0021及び図1(f)から,引用文献1のカラー固体撮像素子は,接続用のパッド上をクリーンにする樹脂抜きが行われることにより,パッド近傍に,平坦化層,色分解フィルタ,平坦化層を兼ねる保護層,マイクロレンズ,反射防止層とが積層された端面断面部分を有すると認められる。

(3)上記(1)-(2)を参酌すると,上記引用文献1には次の発明(以下,「引用発明」という。)が記載されていると認められる。

「 CCDやCMOSの固体撮像素子の表面に,平坦化層があり,
平坦化層の上に,色分解フィルタが形成されており,
色分解フィルタの上にも平坦化層を兼ねる保護層が形成されることもあり,
保護層の上には,マイクロレンズが画素(受光部)ごとに形成され,
マイクロレンズの表面には,反射防止層が形成されており,
平坦化層,色分解フィルタ,平坦化層を兼ねる保護層,マイクロレンズ,反射防止層とが積層された端面断面部分を有する
カラー固体撮像素子。」

2 引用文献3について
(1)原査定の拒絶の理由において引用された上記引用文献3には,図面とともに次の事項が記載されている。

「【0043】
側壁保護膜33,35は,単層で構成されるのが好ましく,例えば,熱フロー型感光性のレジストを利用できる。
なお,多層積層膜29,31の側壁29aとボンディングパッド部19の端縁19aとの距離については後述する。
2.製造
(1)製造方法
カラー固体撮像素子13は,シリコン基板23上にボンディングパッド部19とスクライブレーン領域15を形成する第1の工程と,シリコン基板23上に多層積層膜30及びマイクロレンズ37を形成する第2の工程と,多層積層膜30におけるボンディングパッド部19を含む周辺部19bに相当する部分とスクライブレーン領域とに相当する部分に開口部51,53を形成する第3の工程と,多層積層膜29,31の側壁29a,31a,31b等を覆う側壁保護膜33,35を形成する第4の工程とを経て製造される。
【0044】
なお,実際には,上記工程をウエハーに対して行い,スクライブレーン領域15で分離独立される工程(ダイシング工程)を経て,単独のカラー固体撮像素子13が得られる。また,以下の説明ではウエハーをシリコン基板23として表し,開口部51,53が形成される前の多層積層膜を,多層積層膜30として表し,開口部51,53の形成後の多層積層膜29,31と区別する。
(a)第1の工程
ウエハー(23)上に絶縁膜25を形成し,絶縁膜25上に下部金属薄膜39及び上部金属薄膜41を所定のパターンで形成する(つまり,ボンディングパッド部19を形成するものであり,「ボンディングパッド部形成工程」である。)。」

「【0049】
この際,ボンディングパッド部19の形状,つまり,下部金属薄膜39及び上部金属薄膜41の形状や,スクライブレーン領域15の形状に対応した所定パターンのフォトマスクを用いた公知のフォトリソグラフィグラフィ等を利用することができる。
(b)第2の工程
第1の工程を終了したウエハー(23)上に平坦化膜43,カラー下地膜45,カラーフィルタ膜47,表面保護膜49を順次積層して多層積層膜30を形成し,さらに,多層積層膜30上の所定領域にマイクロレンズ37を形成する。
【0050】
この際,マイクロレンズ37を精度良く形成するために,マイクロレンズ37の下地層を平坦化する必要がある。
平坦化する方法としては,例えば,平坦化膜を構成する材料の膜を複数回塗布後,エッチバック法による平坦化する等がある。また,熱フロー型感光性レジストによるマイクロレンズを形成する場合や,更に微細なマイクロレンズが必要となる場合においては,平坦化膜を構成する材料の膜を複数回塗布し,熱フロー型感光性樹脂にてマイクロレンズを形成後,エッチバック法によってマイクロレンズの転写を平坦化膜に施す等がある。
(c)第3の工程
第3の工程で形成された多層積層膜30に対して,ボンディングパッド部19を含む周辺部19bとスクライブレーン領域15とに相当する部分を除去して開口部51,53を形成する。」

「【0055】
そして、最後に、ドライエッチ処理のマスクとなった感光性レジストを除去する。これにより多層積層膜30に開口部51,53が形成され、多層積層膜29,31が分離して形成される。
(d)第4の工程
第3工程が終了すると、多層積層膜29,31の側壁29a,31a,31b等に側壁保護膜33,35を形成する。
【0056】
具体的には,カラー固体撮像素子が形成されたウエハー全面に,側壁保護膜33,35となる熱フロー型の感光性レジストを塗布し,スクライブレーン領域15側の多層積層膜31の側壁31a,31bと,受光部21側の多層積層膜29の側壁29aとに熱フロー型感光性レジストが少なくとも残るように設計されたフォトマスクを用い,通常のフォトリソグラフィ工程処理(熱フロー工程を含む)を行う。
【0057】
これにより,第1の実施の形態に係るカラー固体撮像素子13が複数形成されたウエハー10が完成し,スクライブレーン領域15に沿ってダイシングカット(分離独立)されると,カラー固体撮像素子13単体が得られる。
【0058】
この第4の工程が終了したカラー固体撮像素子13単体のボンディングパッド部19の周辺を拡大した断面の概略図が図4である。
(2)製造時の効果
上記工程によって製造されたカラー固体撮像素子13は,受光部21側の多層積層膜29の側壁29aやスクライブレーン領域15側の多層積層膜31の側壁31a,31bを側壁保護膜33,35で覆うことにより,多層積層膜29,31に図12に示すような食い込み933が生じても,多層積層膜29,31の側壁29a,31a,31bが側壁保護膜33,35で覆われているため,ウエハーのダイシングカット時における水圧の抵抗が少なくなり,多層積層膜29,31からの膜剥がれを防止できる。
3.使用方法
図7は,カラー固体撮像素子13がパッケージ支持基板にダイボンドされ,ワイヤーボンディングされた状態を示す断面概略図である。
【0059】
なお,同図ではパッケージ支持基板は省略している。 第1の実施の形態に係るカラー固体撮像素子13は,ボンディングパッド部19の周辺部19bにボンディングパッド部19よりも大きな開口部51を有するため,図7から明らかなように,ワイヤーボンディング時にボンディングワイヤー55やキャピラリが多層積層膜29,31に干渉することが少なくなり,ワイヤーボンディング不良を有効に防止することができ,収率,信頼性の向上を図ることができる。
【0060】
さらに,多層積層膜29,31におけるボンディングパッド部19側の側壁29a,31aには,側壁保護膜33,35が形成されているため,製造ばらつきによってたとえボンディングワイヤー55やキャピラリと接触しても,多層積層膜29,31の損傷を抑えることができる。
4.実施例
第1の実施の形態に係るカラー固体撮像素子13についての一例である実施例について,以下説明する。
【0061】
シリコン基板23は,例えば,N型不純物が添加されたシリコンからなる,所謂シリコン基板である。このシリコン基板23は,当該基板の一部にP型不純物をイオン注入してP型ウェルを形成した上で,当該P型ウェルの一部にN型不純物をイオン注入して形成されたN型領域である光電変換部を有する。
【0062】
絶縁膜25は,例えばCVD法などにより形成された二酸化珪素により構成され,その膜厚は200[nm]である。
下部金属薄膜39及び上部金属薄膜41は,例えば金又はアルミ合金により構成され,下部金属薄膜39の膜厚は550[nm],上部金属薄膜41の膜厚は850[nm]である。なお,上部金属薄膜41が中間層絶縁膜を介して下部金属薄膜39と接続される場合,前記中間層絶縁膜に窒化シリコンが利用される。
【0063】
基板側保護膜27は,例えば窒化シリコンにより構成され,その膜厚は1000[nm]である。
多層積層膜29,31については,例えば,平坦化膜43は膜厚が1000[nm]のポリイミド系樹脂から構成され,カラー下地膜45は膜厚が100[nm]のアクリル系樹脂から構成され,カラーフィルタ膜47は膜厚が500[nm]の顔料レジスト等により構成され,表面保護膜49は膜厚が1000[nm]のポリイミド系樹脂により構成され,これらが順次積層されている。
【0064】
マイクロレンズ37は,球面を有し(半球状をし),当該球面の曲率等はマイクロレンズ37に入射した光が各画素の光電変換部で集中するように設計され,例えば,ポリイミド系樹脂により構成されている。
【0065】
ボンディングパッド部19の大きさは0.1[mm],多層積層膜(30)に形成されている開口部51,つまり,多層積層膜29の側壁29aとボンディングパッド部19の端縁19aとの距離A(図4参照)が10[μm]である。
【0066】
ワイヤーボンディングに利用されるボンディングワイヤー55の直径は,25[μm]で,キャピラリの直径は40[μm]である。
側壁保護膜33(,35)は,熱フロー型の感光性レジストにより構成され,膜厚が1[μm]であり,幅B(図4参照)が10[μm]である。」

「【図4】



(2)上記(1)の記載から,上記引用文献3には次の事項(以下,「引用文献3記載事項」という。)が記載されていると認められる。

「 多層積層膜の側壁を側壁保護膜で覆われたカラー固体撮像素子であって,
平坦化膜,カラー下地膜,カラーフィルタ膜,表面保護膜を順次積層して多層積層膜を形成し,さらに,多層積層膜上の所定領域にマイクロレンズを形成し,
側壁保護膜は,熱フロー型の感光性レジストにより構成されていること。」

3 引用文献4について
(1)原査定の拒絶の理由において引用された引用文献4には,図面とともに次の事項が記載されている。(当審注;翻訳文は,引用文献4のファミリー文献である,特開2015-159275号公報の記載を用いた。)

「[0057] A cover glass 81 is bonded onto the microlens layer 79 through an adhesive layer 80. The cover glass 81 is not limited to glass, and a transparent plate made of resin or the like may be used. The adhesive layer 80 is made of an acrylic-based resin material, a styrene-based resin material, an epoxy-based resin material, or the like.」
(【0056】
マイクロレンズ層79上部には,カバーガラス81が接着層80を介して接着されている。カバーガラス81は,ガラスに限らず,樹脂などの透明板が用いられても良い。接着層80は,アクリル系樹脂材料,スチレン系樹脂材料,エポキシ系樹脂材料などが用いられる。)

「[0064]
In a first embodiment, a groove is formed in a certain layer in a chip to prevent damage at the time of dicing and intrusion of moisture into a chip.

[0065] <(1-1)-st embodiment>
Fig. 4 illustrates a configuration of a chip according to the first embodiment. Fig. 4 illustrates a wafer that includes a plurality of chips (three chips in Fig. 4) and is not diced yet, similarly to Fig. 2.

[0066] Here, a chip positioned at the center is referred to as a "chip 100-1," a chip positioned at the left is referred to as a "chip 100-2," and a chip positioned at the right is referred to as a "chip 100-3." In the following description, when the chips 100-1 to 100-3 need not be distinguished from one another, the chips are referred to as simply a "chip 100."

[0067] Each chip 100 has the same configuration as the chip 70 described above with reference to Figs. 2 and 3. In other words, the chip 100 is configured such that an interconnection layer 72 is arranged on a support substrate 71, and a silicon substrate 73 is arranged on the interconnection layer 72. In the silicon substrate 73, a plurality of photodiodes 74 (optical elements) serving as photoelectric conversion units of pixels are formed at certain intervals.

[0068] The planarization film 75 is formed on the silicon substrate 73, and a light shielding film 76 for preventing light from leaking into a neighboring pixel is formed in a portion of the planarization film 75 corresponding to a position between the photodiodes 74. A color filter layer 77 is formed on the planarization film 75. A planarization film 78 is formed on the color filter layer 77. A microlens layer 79 is formed on the planarization film 78. A cover glass 81 is bonded onto the microlens layer 79 through an adhesive layer 80.

[0069] The adhesive layer 80 is made of transparent resin, and is preferably a member capable of fixing the cover glass 81. The cover glass 81 may be a plate-like transparent member instead of glass.

[0070] In the wafer illustrated in Fig. 4, a groove 101 is formed between the chips 100. A groove 101-1 is formed between the chip 100-1 and the chip 100-2, and the groove 101-2 is formed between the chip 100-1 and the chip 100-3.

[0071] There is a scribe section 91-1 between the chip 100-1 and the chip 100-2, and the groove 101-1 is formed in the scribe section 91-1. Similarly, there is a scribe section 91-2 between the chip 100-1 and the chip 100-3, and the groove 101-2 is formed in the scribe section 91-2.

[0072] In the other drawings subsequent to Fig. 4, in order to help with viewing the groove 101-2, the description will proceed in a state in which the scribe section 91-2 is not illustrated.

[0073] In the chip 100 illustrated in Fig. 4, the groove 101 is formed such that the microlens layer 79, the planarization film 78, the color filter layer 77, and the planarization film 75 are excavated up to an upper portion of the silicon substrate 73.

[0074] As will be described later, at the time of manufacturing, since the groove 101 is formed before the adhesive layer 80 is formed, and the adhesive layer 80 is formed after the groove 101 is formed, the groove 101 is filled with the same material as the adhesive layer 80. Transparent resin may be used as a material for forming the adhesive layer 80. The groove 101 may be filled with the transparent resin.

[0075] When the wafer in which the groove 101 is formed between the chips 100 is diced along the scribe section 91, the chip 100-1 illustrated in Fig. 5 is cut out. In the chip 100-1 illustrated in Fig. 5, the microlens layer 79, the planarization film 78, the color filter layer 77, and the planarization film 75 are surrounded by the adhesive layer 80 and thus not exposed on the surface.

[0076] In other words, the side surfaces of the microlens layer 79, the planarization film 78, the color filter layer 77, and the planarization film 75 are covered with the same material as the adhesive layer 80.

[0077] As described above, the diced chip 100-1 has a structure in which parts of the stacked layers of the chip 100 are covered with the groove 101-1' and the groove 101-2' (a dash is added to the grooves after dicing in order to be distinguished from the groove 101-1 and the groove 101-2 before dicing illustrated in Fig. 4).

[0078] Since the diced chip 100-1 is configured such that the groove 101-1' and the groove 101-2' remain, and the same material as the adhesive layer 80 remains in the portions of the groove 101-1' and the groove 101-2' as described above, a width of the groove 101-1 or the groove 101-2 between the chips 100 before dicing is preferably larger than a width of a blade used in the dicing process.

[0079] As the dicing is performed in a state in which the groove 101 is formed and filled with the same material as the adhesive layer 80 as described above, force applied to an interface between films at the time of dicing can be mitigated, and a possibility that film peeling or a crack will occur can be reduced. Further, since film peeling or a crack does not occur, the moisture-proof performance of the chip can be improved.

[0080] The groove 101 (the groove 101') illustrated in Figs. 4 and 5 are illustrated to reach up to the upper portion of the silicon substrate 73, but may be formed such that the silicon substrate 73 is also excavated. In other words, a groove 111-1 and a groove 111-2 may be formed such that a part of the silicon substrate 73 is excavated as illustrated in Fig. 6.

[0081] As the groove 111 is formed as described above, the interface sides of the silicon substrate 73 and the planarization film 75 are covered with the same material as the adhesive layer 80, and thus force applied to an interface between films at the time of dicing can be mitigated, and a possibility that film peeling or a crack will occur can be reduced. Further, since film peeling or a crack does not occur, the moisture-proof performance of the chip can be improved.

[0082] The first embodiment has been described in connection with the example in which the groove is formed such that up to a part of a neighboring film (layer) is excavated as in the chip 110 illustrated in Fig. 6.」
(【0063】
<第1の実施の形態>
第1の実施の形態は、チップ内の所定の層に溝を設けることで、ダイシング時の損傷やチップ内への水分の侵入を防ぐ実施の形態である。
【0064】
<第1-1の実施の形態について>
図4に,第1の実施の形態におけるチップの構成を示す。図4は,図2と同じく,複数のチップ(図4では3個のチップ)が存在し,ダイシングされる前のウェハの状態を表す。
【0065】
ここでは,中央に位置するチップを,チップ100-1とし,左側に位置するチップをチップ100-2とし,右側に位置するチップをチップ100-3とする。また,以下の説明において,チップ100-1乃至100-3を,個々に区別する必要がない場合,単に,チップ100と記述する。
【0066】
各チップ100の構成は,図2,図3を参照して説明したチップ70と同様の構成を有している。すなわち,チップ100は,支持基板71の上に,配線層72が配置され,配線層72の上にシリコン基板73が配置されている。また,シリコン基板73には,各画素の光電変換部としての複数のフォトダイオード74(光学素子)が,所定の間隔で形成されている。
【0067】
シリコン基板73の上には,平坦化膜75が形成され,その平坦化膜75には,隣接する画素への光の漏れ込みを防止するための遮光膜76が,隣接するフォトダイオード74の間に形成されている。平坦化膜75の上には,カラーフィルタ層77が形成されている。カラーフィルタ層77の上には,平坦化膜78が形成されている。平坦化膜78の上には,マイクロレンズ層79が形成されている。マイクロレンズ層79上部には,カバーガラス81が接着層80を介して接着されている。
【0068】
なお,接着層80は,透明樹脂であり,カバーガラス81を固定することができる部材であればよい。またカバーガラス81は,ガラスでなくても良く,板状の透明部材であっても良い。
【0069】
図4に示したウェハには,チップ100間に,溝101が設けられている。溝101-1は,チップ100-1とチップ100-2との間に設けられ,溝101-2は,チップ100-1とチップ100-3との間に設けられている。
【0070】
チップ100-1とチップ100-2との間は,スクライブ部91-1であり,このスクライブ部91-1に,溝101-1が設けられている。同じく,チップ100-1とチップ100-3との間は,スクライブ部91-2であり,このスクライブ部91-2に,溝101-2が設けられている。
【0071】
なお,図4以降の他の図面においても,溝101-2を見やすくするために,スクライブ部91-2は不図示として説明を続ける。
【0072】
図4に示したチップ100においては,溝101は,マイクロレンズ層79,平坦化膜78,カラーフィルタ層77,および平坦化膜75が掘り込まれ,シリコン基板73の上部に達する位置まで設けられている。
【0073】
後述するように,溝101は,製造時に,接着層80が形成される前に形成され,溝101が形成された後に,接着層80が形成されるため,溝101には,接着層80と同じ材料が,充填された状態とされる。接着層80として用いられる材料は,透明樹脂とすることができる。このような透明樹脂で,溝101を充填することができる。
【0074】
このような溝101がチップ100間に設けられているウェハをスクライブ部91でダイシングした場合,図5に示すようなチップ100-1が切り出される。図5に示したチップ100-1は,マイクロレンズ層79,平坦化膜78,カラーフィルタ層77,および平坦化膜75は,接着層80で囲まれた状態とされ,表面に露出した状態とはなっていない。
【0075】
すなわち,マイクロレンズ層79,平坦化膜78,カラーフィルタ層77,および平坦化膜75の側面は,接着層80と同一の材料で覆われた状態となっている。
【0076】
このように,個片化されたチップ100-1は,溝101-1’と溝101-2’(図4に示したダイシング前の溝101-1,溝101-2と区別を付けるためにダイシング後の溝には,ダッシュを付して記載する)の部分で,チップ100の積層されている層の一部が覆われた構造とされている。
【0077】
このように,個片化されたチップ100-1に,溝101-1’と溝101-2’が残り,その部分に,接着層80と同一の材料が残るように構成するために,個片化される前のチップ100間の溝101-1や溝101-2の幅は,ダイシング処理を行うときに用いられるブレードの幅よりも広い幅で形成されるのが好ましい。
【0078】
このように,溝101が形成され,接着層80と同じ材料が充填された状態で,ダイシングされることで,ダイシング時に各膜界面にかかる力を緩和することが可能となり,膜剥がれやクラックが発生する可能性を低減させることが可能となる。また,膜剥がれやクラックが発生しないことで,チップの防湿性能を向上させることが可能となる。
【0079】
図4,図5に示した溝101(溝101’)は,シリコン基板73の上部まで達している状態を図示したが,シリコン基板73まで掘り込まれた状態で形成されても良い。すなわち図6に示すように,シリコン基板73の一部まで掘り込まれた溝111-1,溝111-2が形成されるようにしても良い。
【0080】
このような溝111を形成することで,シリコン基板73と平坦化膜75の界面の側面も,接着層80と同一の材料で覆われることになり,ダイシング時に各膜界面にかかる力をより緩和することが可能となり,膜剥がれやクラックが発生する可能性を低減させることが可能となる。また,膜剥がれやクラックが発生しないことで,チップの防湿性能をより向上させることが可能となる。
【0081】
以下の第1の実施の形態においては,図6に示したチップ110のように,隣接する膜(層)の一部まで溝が掘り込まれた形態を例に挙げて説明する。)









(2)上記(1)の記載から,上記引用文献4には次の事項(以下,「引用文献4記載事項」という。)が記載されていると認められる。

「 チップ100は,支持基板71の上に,配線層72が配置され,配線層72の上にシリコン基板73が配置されており,
シリコン基板73の上には,平坦化膜75が形成され,
平坦化膜75の上には,カラーフィルタ層77が形成され,
カラーフィルタ層77の上には,平坦化膜78が形成され,
平坦化膜78の上には,マイクロレンズ層79が形成され,
マイクロレンズ層79上部には,カバーガラス81が接着層80を介して接着され,
チップ100間に,マイクロレンズ層79,平坦化膜78,カラーフィルタ層77,および平坦化膜75が掘り込まれ,シリコン基板73の上部に達する位置まで設けられている溝101が設けられ,
マイクロレンズ層79,平坦化膜78,カラーフィルタ層77,および平坦化膜75は,接着層80で囲まれた状態とされ,
マイクロレンズ層79,平坦化膜78,カラーフィルタ層77,および平坦化膜75の側面は,接着層80と同一の材料で覆われた状態となっている
接着層80と同じ材料が充填された状態で,ダイシングされることで,ダイシング時に各膜界面にかかる力を緩和することが可能となり,膜剥がれやクラックが発生する可能性を低減させることが可能となること。」

第6 対比・判断
1 本願発明1について
(1)対比
本願発明1と引用発明とを対比すると,次のことがいえる。

ア 引用発明における「CCDやCMOSの固体撮像素子」が,本願発明1の「光電変換素子を形成した半導体基板」に相当することは明らかである。

イ 引用発明における「平坦化層」,「色分解フィルタ」,「平坦化層を兼ねる保護層」,「マイクロレンズ」,「反射防止層」が,それぞれ,本願発明1の「第1の平坦化層」,「カラーフィルタ」,「第2の平坦化層」,「マイクロレンズ」,「反射防止層」に相当する。
そして,引用発明の「平坦化層,色分解フィルタ,平坦化層を兼ねる保護層,マイクロレンズ,反射防止層とが積層された端面断面部分」が,本願発明1の「該第1の平坦化層と,該カラーフィルタと,該第2の平坦化層と,該マイクロレンズを構成するレンズ材層と,該反射防止層とが積層された端面断面部分」に相当する。

ウ 引用発明の「カラー固体撮像素子」は,本願発明1の「固体撮像素子」に対応する。

エ したがって,本願発明1と引用発明との間には,次の一致点,相違点があるといえる。

(一致点)
「 光電変換素子を形成した半導体基板上に,少なくとも第1の平坦化層と,カラーフィルタと,第2の平坦化層と,該第2の平坦化層上に2次元的に配置されたマイクロレンズと,反射防止層とを順次に積層した固体撮像素子において,
該第1の平坦化層と,該カラーフィルタと,該第2の平坦化層と,該マイクロレンズを構成するレンズ材層と,該反射防止層とが積層された端面断面部分がある固体撮像素子。」

(相違点)
(相違点1)本願発明1は,「端面断面部分」が「端面保護層で保護」されており,該「端面保護層」が「前記端面保護層が樹脂であり,前記端面断面部分に追従し,かつ前記端面保護層の前記端面断面部分と反対側の面が前記半導体基板に対して垂直であり,平面視で前記レンズ材層上の前記反射防止層の一部のみを被覆している」と特定されているのに対し,引用発明は,そのように特定されていない点。

(2)相違点についての判断
ア 相違点1について
引用文献3記載事項には,「多層積層膜」の側壁を「感光性レジスト」により構成されている「側壁保護膜」で覆う点が記載されている。
しかしながら,該「側壁保護膜」が,「前記端面断面部分に追従し,かつ前記端面保護層の前記端面断面部分と反対側の面が前記半導体基板に対して垂直であ」る点は記載されていない。
さらに,引用文献3記載事項の「多層積層膜」は,「平坦化膜」,「カラー下地膜」,「カラーフィルタ膜」,「表面保護膜」を順次積層したものであり,引用文献3記載事項において,「マイクロレンズ」は,該「多層積層膜」上の所定領域に形成されているとともに,「反射防止層」については記載がないから,引用文献3記載事項における「多層積層膜」の側壁が,「該第1の平坦化層と,該カラーフィルタと,該第2の平坦化層と,該マイクロレンズを構成するレンズ材層と,該反射防止層とが積層された端面断面部分」であるとはいえない。
すると,引用発明3記載事項の「側壁保護膜」は,「該第1の平坦化層と,該カラーフィルタと,該第2の平坦化層と,該マイクロレンズを構成するレンズ材層と,該反射防止層とが積層された端面断面部分」を保護するものではなく,「平面視で前記レンズ材層上の前記反射防止層の一部のみを被覆している」ともいえない。

また,引用文献4記載事項には,「マイクロレンズ層79,平坦化膜78,カラーフィルタ層77,および平坦化膜75が掘り込まれ,シリコン基板73の上部に達する位置まで設けられている溝101」に「接着層80と同じ材料が充填され」る点が記載されている。
しかしながら,引用文献4記載事項の「マイクロレンズ層79」は,「接着層80で囲まれた状態」であり,かつ,引用文献4記載事項には「反射防止層」についての記載もないから,引用文献4記載事項の「接着剤80」が「平面視で前記レンズ材層上の前記反射防止層の一部のみを被覆している」ものとはいえない。
さらに,引用文献4記載事項の「接着剤80」は,「溝101」に「充填」されるものであるから,「膜」であるともいえない。

そして,相違点1に係る本願発明1の,「端面断面部分」が「端面保護層で保護」されており,該「端面保護層」が「前記端面保護層が樹脂であり,前記端面断面部分に追従し,かつ前記端面保護層の前記端面断面部分と反対側の面が前記半導体基板に対して垂直であり,平面視で前記レンズ材層上の前記反射防止層の一部のみを被覆している」という構成は,上記引用発明及び引用文献2-4に記載されておらず,また,本願出願前において周知技術であるともいえない。
してみると,当業者であっても,引用発明及び引用文献2-4に基づいて,本願発明1の相違点1に係る構成とすることは,容易に発明できたものであるとはいえない。

イ したがって,本願発明1は,当業者であっても引用発明及び引用文献2-4に基づいて容易に発明できたものであるとはいえない。

2 本願発明2について
本願発明2は,本願発明1に対応する製造方法に関する発明であり,本願発明1と同様の構成を備えるものであるから,本願発明1と同じ理由により,当業者であっても,引用発明及び引用文献2-4に基づいて容易に発明できたものであるとはいえない。

第7 原査定について
1 理由1について
本願発明1-2は,上記「第6 対比・判断」における相違点1に係る構成を有するものとなっており,拒絶査定において引用された引用文献1及び引用文献2-4に基づいて,容易に発明できたものとはいえない。
したがって,原査定の理由1を維持することはできない。

2 理由2について
補正前の請求項2の「該カラーフィルタ上に第2の平坦化層を万年筆形成する工程と」との記載が不明確であるとした拒絶理由は,補正後の請求項2において「該カラーフィルタ上に第2の平坦化層を形成する工程と」と補正されたことにより解消した。
したがって,原査定の理由2を維持することはできない。

第8 むすび
以上のとおり,原査定の理由によっては,本願を拒絶することはできない。
また,他に本願を拒絶すべき理由を発見しない。
よって,結論のとおり審決する。

 
審決日 2021-05-12 
出願番号 特願2015-160964(P2015-160964)
審決分類 P 1 8・ 121- WY (H01L)
P 1 8・ 537- WY (H01L)
最終処分 成立  
前審関与審査官 柴山 将隆  
特許庁審判長 辻本 泰隆
特許庁審判官 ▲吉▼澤 雅博
小田 浩
発明の名称 固体撮像素子及びその製造方法  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ