• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない(前置又は当審拒絶理由) H02M
管理番号 1378461
審判番号 不服2018-15530  
総通号数 263 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2021-11-26 
種別 拒絶査定不服の審決 
審判請求日 2018-11-22 
確定日 2021-09-29 
事件の表示 特願2016-554411「電力変換電子機器」拒絶査定不服審判事件〔平成27年 9月 3日国際公開、WO2015/130787、平成29年 4月13日国内公表、特表2017-511103〕について、次のとおり審決する。 
結論 本件審判の請求は、成り立たない。 
理由 第1 手続の経緯
本願は、2015年2月25日(パリ条約による優先権主張外国庁受理 2014年2月28日、米国)を国際出願日とする出願であって、その手続の経緯は以下のとおりである。
平成29年 5月26日 :手続補正書の提出
平成30年 3月13日付け:拒絶理由通知
平成30年 6月20日 :意見書、手続補正書の提出
平成30年 7月17日付け:拒絶査定
平成30年11月22日 :審判請求書、手続補正書の提出
令和 1年11月29日付け:拒絶理由通知
令和 2年 5月11日 :意見書、手続補正書の提出
令和 2年 7月21日付け:拒絶理由(最後の拒絶理由)通知
令和 2年12月28日 :意見書、手続補正書の提出

第2 令和2年12月28日の手続補正についての補正却下の決定
[補正却下の決定の結論]
令和2年12月28日の手続補正(以下「本件補正」という。)を却下する。

[理由]
1 本件補正
(1)本件補正後の特許請求の範囲の記載
本件補正により、特許請求の範囲の請求項7については、次のとおり補正された(下線は補正箇所を示す。)。
「【請求項7】
上部線路と、
下部線路と、
第1の直列インダクタによって第1出力に結合された第1脚、第2の直列インダクタによって第2出力に結合された第2脚、及び第3の直列インダクタによって第3出力に結合された第3脚と、
前記第1出力と前記第2出力との間に結合された第1のキャパシタ、前記第2出力と前記第3出力との間に結合された第2のキャパシタ、及び前記第1出力と前記第3出力との間に結合された第3のキャパシタと、
前記第1脚と前記上部線路との間に結合された第1上部主スイッチ、及び、前記第1脚と前記下部線路との間に結合された第1下部主スイッチであって、前記第1上部主スイッチ及び前記第1下部主スイッチはそれぞれ、互いに並列に、直接結合された少なくとも2つの炭化ケイ素トランジスタと、前記少なくとも2つの炭化ケイ素トランジスタ間に逆並列で結合された単一の追加のダイオード(D14,D15)と、を備えている、第1上部主スイッチ及び第1下部主スイッチと、
前記第2脚と前記上部線路との間に結合された第2上部主スイッチ、及び、前記第2脚と前記下部線路との間に結合された第2下部主スイッチであって、前記第2上部主スイッチ及び前記第2下部主スイッチはそれぞれ、互いに並列に、直接結合された少なくとも2つの炭化ケイ素トランジスタを備えている、第2上部主スイッチ及び第2下部主スイッチと、
前記第3脚と前記上部線路との間に結合された第3上部主スイッチ、及び、前記第3脚と前記下部線路との間に結合された第3下部主スイッチであって、前記第3上部主スイッチ及び前記第3下部主スイッチはそれぞれ、互いに並列に、直接結合された少なくとも2つの炭化ケイ素トランジスタを備えている、第3上部主スイッチ及び第3下部主スイッチと、
前記第1脚、前記第2脚、及び前記第3脚の出力電流を監視するように構成されたコントローラであって、前記コントローラは、前記第1上部主スイッチと前記第1下部主スイッチとをオン状態とオフ状態との間でスイッチングすることにより、前記上部及び下部線路と前記第1出力との間で第1のDC-AC変換をもたらすように構成され、前記第1のDC-AC変換中に、前記第1上部及び下部主スイッチの前記少なくとも2つの炭化ケイ素トランジスタがオン状態とオフ状態との間でハードスイッチングされ、前記コントローラは、前記第2上部主スイッチと前記第2下部主スイッチとをオン状態とオフ状態との間でスイッチングすることにより、前記上部及び下部線路と前記第2出力との間で第2のDC-AC変換をもたらすように構成され、前記第2のDC-AC変換中に、前記第2上部及び下部主スイッチの前記少なくとも2つの炭化ケイ素トランジスタがオン状態とオフ状態との間でハードスイッチングされ、そして、前記コントローラは、さらに、前記第3上部主スイッチと前記第3下部主スイッチとをオン状態とオフ状態との間でスイッチングすることにより、前記上部及び下部線路と前記第2出力(当審注:「第3上部主スイッチ」と「第3下部主スイッチ」は「第3出力」に結合されたものなので、「第2出力」は「第3出力」の誤記と認める。以下、「第3出力」とする。)との間で第3のDC-AC変換をもたらすように構成され、前記第3のDC-AC変換中に、前記第3上部及び下部主スイッチの前記少なくとも2つの炭化ケイ素トランジスタがオン状態とオフ状態との間でハードスイッチングされ、前記第1、第2、及び第3出力からの正弦波AC出力信号が互いに120度位相がずれている、コントローラと
を備えている、3相インバータ。」

(2)本件補正前の特許請求の範囲
本件補正前の、令和2年5月11日にされた手続補正により補正された特許請求の範囲の請求項7及び9の記載は次のとおりである。
「【請求項7】
上部線路と、
下部線路と、
第1の直列インダクタによって第1出力に結合された第1脚、第2の直列インダクタによって第2出力に結合された第2脚、及び第3の直列インダクタによって第3出力に結合された第3脚と、
前記第1出力と前記第2出力との間に結合された第1のキャパシタ、前記第2出力と前記第3出力との間に結合された第2のキャパシタ、及び前記第1出力と前記第3出力との間に結合された第3のキャパシタと、
前記第1脚と前記上部線路との間に結合された第1上部主スイッチ、及び、前記第1脚と前記下部線路との間に結合された第1下部主スイッチであって、前記第1上部主スイッチ及び前記第1下部主スイッチはそれぞれ、互いに並列に、直接結合された少なくとも2つの炭化ケイ素トランジスタと、前記少なくとも2つの炭化ケイ素トランジスタ間に逆並列で結合された単一の追加のダイオード(D14,D15)と、を備えている、第1上部主スイッチ及び第1下部主スイッチと、
前記第1上部主スイッチと前記第1下部主スイッチとをオン状態とオフ状態との間でスイッチングすることにより、前記上部及び下部線路と前記第1出力との間で第1のDC-AC変換をもたらすように構成されたコントローラであって、前記第1のDC-AC変換中に、前記第1上部及び下部主スイッチの前記少なくとも2つの炭化ケイ素トランジスタがオン状態とオフ状態との間でハードスイッチングされる、コントローラと
を備えている、インバータ。」
「【請求項9】
請求項7に記載のインバータであって、
前記インバータは、3相インバータであり、
さらに、
前記第2脚と前記上部線路との間に結合された第2上部主スイッチ、及び、前記第2脚と前記下部線路との間に結合された第2下部主スイッチであって、前記第2上部主スイッチ及び前記第2下部主スイッチはそれぞれ、互いに並列に、直接結合された少なくとも2つの炭化ケイ素トランジスタを備えている、第2上部主スイッチ及び第2下部主スイッチと、
前記第3脚と前記上部線路との間に結合された第3上部主スイッチ、及び、前記第3脚と前記下部線路との間に結合された第3下部主スイッチであって、前記第3上部主スイッチ及び前記第3下部主スイッチはそれぞれ、互いに並列に、直接結合された少なくとも2つの炭化ケイ素トランジスタを備えている、第3上部主スイッチ及び第3下部主スイッチと
を備え、
前記コントローラは、さらに、
前記第2上部主スイッチと前記第2下部主スイッチとをオン状態とオフ状態との間でスイッチングすることにより、前記上部及び下部線路と前記第2出力との間で第2のDC-AC変換をもたらすように構成され、前記第2のDC-AC変換中に、前記第2上部及び下部主スイッチの前記少なくとも2つの炭化ケイ素トランジスタがオン状態とオフ状態との間でハードスイッチングされ、そして、
前記第3上部主スイッチと前記第3下部主スイッチとをオン状態とオフ状態との間でスイッチングすることにより、前記上部及び下部線路と前記第2出力(当審注:「第3出力」の誤記、以下、「第3出力」とする。)との間で第3のDC-AC変換をもたらすように構成され、前記第3のDC-AC変換中に、前記第3上部及び下部主スイッチの前記少なくとも2つの炭化ケイ素トランジスタがオン状態とオフ状態との間でハードスイッチングされ、前記第1、第2、及び第3出力からの正弦波AC出力信号が互いに120度位相がずれている、インバータ。」

2 補正の適否
請求項7についての本件補正は、本件補正前の請求項7を引用する請求項9について独立形式とし、さらに、本件補正前の請求項9に記載した発明を特定するために必要な事項である「コントローラ」について、「前記第1脚、前記第2脚、及び前記第3脚の出力電流を監視するように構成されたコントローラ」と限定するものである。

上記補正は、本件補正前の請求項7を引用する請求項9に記載された発明を特定するために必要な事項に限定を付加するものであり、本件補正前の請求項7を引用する請求項9に記載された発明と本件補正の請求項7に記載される発明の産業上の利用分野及び解決しようとする課題が同一であるから、特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
なお、本件補正により、本件補正前の請求項9は削除されており、特許法第17条の2第5項第1号に掲げる請求項の削除を目的とするものにも該当する。
よって、本件補正は、特許法第17条の2第5項第1号及び第2号に掲げる事項を目的とするものである。

そこで、本件補正における特許請求の範囲に記載されている事項により特定される請求項7に係る発明(以下、「本件補正発明」という。)が、特許法第17条の2第6項において準用する同法第126条第7項に規定する要件を満たすか(特許出願の際独立して特許を受けることができるものであるか)について以下に検討する。

(1)本件補正発明
本件補正発明は、上記「1(1)【請求項7】」に記載したとおりのものである。

(2)引用例及びその記載事項
ア 令和2年7月21日付けで当審が通知した拒絶理由(以下、「当審拒絶理由」という。)に引用され、本願の優先日前に頒布された刊行物である特開2013-219874号公報(平成25年10月24日公開、以下「引用例1」という。)には、図面とともに以下の事項が記載されている(なお、下線は当審で付した。以下同様)。
「【0008】
このようなスイッチ素子への応用が期待されている素子に、SiC MOSFET(以下SiCMOS)が挙げられる。SiCMOSは、既存のSi MOSFETと素子構造がほぼ同じであり、その駆動方法もSi MOSFETの駆動方法と同様である。言い換えれば、既存のSi素子用のゲート駆動回路を流用できるので使い勝手がよい。さらにはSi素子に比べてオン抵抗が低いため、インバータ動作に伴う損失を低減できるという利点もある。しかしながらSiCMOSは、非特許文献1?3に示されているように、連続通電動作をさせると、しきい値電圧が変動するという課題が報告されている。図14に、しきい値電圧が変動したときのドレイン電流-ゲート電圧特性の概略を示す。この図で示していることは、正バイアスをゲートに長時間印加すると正側にδVtpだけしきい値がシフト(Positive Bias Temperature Instability)し、負バイアスをゲートに長時間印加すると負側にδVtnだけしきい値がシフト(Negative Bias Temperature Instability)するということである。このようにしきい値がシフトすると、次のような新たな課題が生じ得る。」

「【0022】
(実施の形態1)
《電力変換装置(主要部)の構成例および動作例》
図1は、本発明の実施の形態1による電力変換装置において、その主要部の構成例を示す概略図である。図1に示す電力変換装置は、ここでは、ハーフブリッジ回路となっている。当該ハーフブリッジ回路は、例えば、DC-DC変換回路等の電源装置の一部として使用されたり、フルブリッジ回路や三相インバータ回路等に拡張して、DC-AC変換回路等の電源装置の一部として使用されたり、モータ制御装置の一部として使用されるなど、様々な用途で適宜使用される。図1のハーフブリッジ回路は、ゲートドライバ制御回路GDCTLと、上アーム側スイッチ素子SW1および下アーム側スイッチ素子SW2と、SW1,SW2にそれぞれ対応する還流ダイオードDI1,DI2、ゲート駆動回路GD1,GD2、および負電位生成回路VEEG1,VEEG2を備える。
【0023】
スイッチ素子SW1,SW2は、例えばnチャネル型のSiC MOSFET(SiCMOS)によって構成される。SW1は、ドレインに電源電圧VCC(例えば300V等)が供給され、ソースがSW2のドレインに接続される。SW2のソースには、接地電源電圧VSS(例えば0V等)が供給される。還流ダイオードDI1,DI2は、それぞれ、SW1,SW2のソース・ドレイン間にソース側をアノード、ドレイン側をカソードとして挿入される。ゲートドライバ制御回路GDCTLは、上アーム用制御信号HINおよび下アーム用制御信号LINを受けて上アームドライバ用制御信号HO1および下アームドライバ用制御信号LO1を出力する。HIN,LINは、例えば、マイコン等によって生成される。GDCTLは、例えば、HIN,LINに対する電圧レベル変換機能、タイミング調整機能、ならびにノイズの除去機能や、各種保護機能などを担う。」

「【0053】
(実施の形態3)
《電力変換装置(全体)の構成例および動作例[1]》
図9は、本発明の実施の形態3による電力変換装置において、その構成の一例を示す概略図である。図9に示す電力変換装置は、例えば実施の形態1の方式を所謂三相インバータ装置に適用したものとなっている。図9において、SW1u,SW1v,SW1w,SW2u,SW2v,SW2wのそれぞれは、nチャネル型のSiCMOSを用いたスイッチ素子であり、ここでは、各ソース・ドレイン間にそれぞれ還流ダイオードD1u,D1v,D1w,D2u,D2v,D2wが接続されている。SW1u,SW1v,SW1wは上アーム側に配置され、SW2u,SW2v,SW2wは下アーム側に配置され、SW1u,SW2uはU相用、SW1v,SW2vはV相用、SW1w,SW2wはW相用である。
【0054】
GD1u,GD1v,GD1w,GD2u,GD2v,GD2wは、図1に示したようなゲート駆動回路であり、それぞれ、SW1u,SW1v,SW1w,SW2u,SW2v,SW2wを駆動する。なお、図示は省略しているが、各ゲート駆動回路には、図1に示したような負電位生成回路が付加されている。上アーム側スイッチ素子の一端(ドレインノード)と下アーム側スイッチ素子の一端(ソースノード)との間には、電源電圧VCCとコンデンサC0が接続される。各ゲート駆動回路は、対応するスイッチ素子のオン・オフを適宜駆動し、これによって、直流信号となるVCCからそれぞれ位相が異なる三相(U相、V相、W相)の交流信号を生成する。LDは、例えばモータ等の負荷回路であり、この三相(U相、V相、W相)の交流信号によって適宜制御される。
【0055】
ここで、U相、V相、W相のそれぞれのハードスイッチング動作時の詳細動作は図2等と同様である。三相インバータ装置では、下アーム側のスイッチ素子(例えばSW2u)がオフの状態で上アーム側のスイッチ素子(例えばSW1u)がオン状態に遷移する。この時、下アーム側のドレイン電位(VD)が電源電圧VCCのレベル近くまで上昇する。下アーム側スイッチ素子(例えばSW2u)のドレイン電位が急激に上昇すると、図2等で説明したように下アーム側スイッチ素子(例えばSW2u)のゲート電位が過渡的に上昇する。しかしながら、本実施の形態によるゲート駆動回路は、駆動能力が高い負電位VEEを一時的に下アーム側スイッチ素子(例えばSW2u)のゲートに印加するため、当該スイッチ素子における誤点弧を防止できる。また、誤点弧動作を防止した後は、各スイッチ素子のゲート電位は接地電源電圧VSSのレベルに遷移させる。」


上記記載及び図面から、引用例1には「電力変換装置」に関して、次の技術的事項が記載されている。
・実施の形態3による電力変換装置は、実施の形態1の電力変換装置を三相インバータ装置に適用したものである(【0022】、【0053】)。
・実施の形態1による電力変換装置は、ゲート駆動回路とそれを制御するゲートドライバ制御回路とを備えている(【0022】)。
・電力変換装置は、nチャネル型のSiC MOSFET(SiCMOS)を用いたスイッチ素子であるSW1u、SW1v、SW1w、SW2u、SW2v、SW2wと、SW1u、SW1v、SW1w、SW2u、SW2v、SW2wの各ソース・ドレイン間にそれぞれ接続される還流ダイオードD1u、D1v、D1w、D2u、D2v、D2wと(【0008】、【0053】)、それぞれSW1u、SW1v、SW1w、SW2u、SW2v、SW2wを駆動するゲート駆動回路GD1u、GD1v、GD1w、GD2u、GD2v、GD2wとを備えている(【0054】)。
・還流ダイオードD1u、D1v、D1w、D2u、D2v、D2wは、スイッチ素子SWu、SW1v、SW1w、SW2u、SW2v、SW2wの各ソース・ドレイン間に、それぞれアノードをソース側、カソードをドレイン側として接続されている(図9、【0023】)。
・スイッチ素子SW1u,SW1v,SW1wは上アーム側に配置され、スイッチ素子SW2u,SW2v,SW2wは下アーム側に配置され(【0053】)、上アーム側スイッチ素子のドレインノードと下アーム側スイッチ素子のソースノードとの間には、電源電圧VCCとコンデンサC0が接続されているので(【0054】)、図9より、電源電圧VCCとコンデンサC0の一端に上アーム側スイッチ素子であるSW1u、SW1v、SW1wのドレインノードが第1線路(電源電圧VCCの正側の線路)を介して接続され、電源電圧VCCとコンデンサC0の他端に下アーム側スイッチ素子であるSW2u、SW2v、SW2wのソースノードが第2線路(電源電圧VCCの負側の線路)を介して接続されていることが見て取れる。
・スイッチ素子SW1u,SW2uはU相用、スイッチ素子SW1v,SW2vはV相用、スイッチ素子SW1w,SW2wはW相用であり(【0053】)、LDは負荷回路であるから(【0054】)、図9より、スイッチ素子SW1uのソースノードとスイッチ素子SW2uのドレインノードとの接続点、スイッチ素子SW1vのソースノードとスイッチ素子SW2vのドレインノードとの接続点、及びスイッチ素子SW1wのソースノードとスイッチ素子SW2wのドレインノードとの接続点は、負荷回路LDにそれぞれ第3線路(U相用の線路)、第4線路(V相用の線路)、及び第5線路(W相用の線路)を介して接続されていることが見て取れる。
・各ゲート駆動回路は、対応するスイッチ素子のオン・オフを適宜駆動し、これによって、直流信号となるVCCからそれぞれ位相が異なる三相(U相、V相、W相)の交流信号を生成し(【0054】)、スイッチ素子はハードスイッチングされる(【0055】)。

以上のことから、実施の形態3による電力変換装置に着目し、上記記載事項及び図面を総合勘案すると、引用例1には、電力変換装置ついて、次の発明(以下、「引用発明」という。)が記載されていると認められる。
「三相インバータ装置に適用した電力変換装置であって、
nチャネル型のSiC MOSFET(SiCMOS)を用いたスイッチ素子であるSW1u、SW1v、SW1w、SW2u、SW2v、SW2wと、
スイッチ素子SWu、SW1v、SW1w、SW2u、SW2v、SW2wの各ソース・ドレイン間に、それぞれアノードをソース側、カソードをドレイン側として接続される還流ダイオードD1u、D1v、D1w、D2u、D2v、D2wと、
それぞれスイッチ素子SW1u、SW1v、SW1w、SW2u、SW2v、SW2wを駆動するゲート駆動回路GD1u、GD1v、GD1w、GD2u、GD2v、GD2wと、
各ゲート駆動回路を制御するゲートドライバ制御回路とを備え、
スイッチ素子SW1u、SW1v、SW1wは上アーム側に配置され、スイッチ素子SW2u、SW2v、SW2wは下アーム側に配置され、電源電圧VCCとコンデンサC0の一端に上アーム側スイッチ素子であるSW1u、SW1v、SW1wのドレインノードが第1線路を介して接続され、電源電圧VCCとコンデンサC0の他端に下アーム側スイッチ素子であるSW2u、SW2v、SW2wのソースノードが第2線路を介して接続され、
スイッチ素子SW1u、SW2uはU相用、スイッチ素子SW1v、SW2vはV相用、スイッチ素子SW1w、SW2wはW相用であり、スイッチ素子SW1uのソースノードとスイッチ素子SW2uのドレインノードとの接続点、スイッチ素子SW1vのソースノードとスイッチ素子SW2vのドレインノードとの接続点、及びスイッチ素子SW1wのソースノードとスイッチ素子SW2wのドレインノードとの接続点は、負荷回路LDにそれぞれ第3線路、第4線路、及び第5線路を介して接続され、
各ゲート駆動回路は、対応するスイッチ素子のオン・オフを適宜駆動し、これによって、直流信号となるVCCからそれぞれ位相が異なる三相(U相、V相、W相)の交流信号を生成し、スイッチ素子はハードスイッチングされる、電力変換装置。」

イ 当審拒絶理由に引用され、本願の優先日前に頒布された刊行物である特開平8-116677号公報(平成8年5月7日公開、以下「引用例2」という。)には、図面とともに以下の事項が記載されている。
「【0012】添付図面を参照するに、各図を通して同一または対応する部分には同じ参照符号を付して示しており、図1は、本発明による方法を適用して効果のある電力変換回路1を示している。これは、DC電圧源5によって給電される三相変換器である。DC電圧源5は、例えば、整流器を介してAC電圧グリッドから給電される電圧リンクのキャパシタバンクであってよい。この変換器の各相6.1-6.3は、少なくとも2つのスイッチ2を備える。それらスイッチ2のうちの第一のスイッチは、DC電圧源5の正極性の端子7とその相の負荷端子9との間に配置されており、第二のスイッチは、その負荷端子9とDC電圧源5の負極性の端子8との間に配置されている。そして、これら各スイッチ2は、少なくとも1つの制御スイッチ素子と、この制御スイッチ素子に対して逆並列関係に接続されたフリーホイールダイオード13とを備えている。その制御スイッチ素子は、例えば、スイッチモジュール14からなるのであるが、一つのスイッチ2当り複数のスイッチモジュール14を設けるようにすることもできる。電流容量を増大させるためには、複数のモジュールを並列に接続することができ、電圧処理能力を高めるために、複数のモジュールを直列に接続することができる。」

ウ 当審拒絶理由に引用され、本願の優先日前に頒布された刊行物である特開2003-007969号公報(平成15年1月10日公開、以下「引用例3」という。)には、図面とともに以下の事項が記載されている。
「【0070】図8は、本発明の第4の具体例としての電力用半導体モジュールの要部構成を表す平面図である。同図についても、図1乃至図7に関して前述したものと同様の要素については、同一の符号を付して詳細な説明は省略する。
【0071】本具体例においては、ひとつのダイオード13に対して、2つのスイッチング素子12A、12Bが並列接続されている。本発明においては、スイッチング素子とダイオードの電流容量に応じて、このような並列接続の構成を適宜採ることができる。」

エ 当審拒絶理由に引用され、本願の優先日前に頒布された刊行物である特開2011-188676号公報(平成23年9月22日公開、以下「引用例4」という。)には、図面とともに以下の事項が記載されている。
「【0018】
図3は、図2の第1のインバータ回路18及び第2のインバータ回路19部分を更に詳細に示した回路図である。第1のインバータ回路18の各スイッチ51から54は、それぞれ6個のスイッチング素子が並列に接続されており、第2のインバータ回路19の各スイッチ81から84はそれぞれ3個のスイッチング素子が並列に接続され、スイッチング素子の数が2:1となるように、容量が異なるインバータが並列に接続されている。なおリアクトル15は、並列接続した各インバータ18,19のスイッチング素子のスイッチに同期ずれが発生した場合、電流が一方のインバータに偏ることを防止するために取り付けている横流防止用リアクトルである。
【0019】
ここで、各スイッチング素子の容量が同じ場合、インバータの容量は並列接続されたスイッチング素子の個数によって決定される。すなわち、第1のインバータの容量は、第2のインバータの容量の2倍となる。各インバータ18,19の出力には、漏れインダクタンスが1:2となるような第1のトランス9と第2のトランス10がそれぞれ接続されており、各インバータ18,19のスイッチング素子の数の比率すなわち容量の比率とは逆になるように接続されている。これにより、前記2つのトランス9,10の漏れインダクタンスによって、第1のインバータ回路18と第2のインバータ回路19に流れる電流の分流バランスが2:1に決定される。すなわち、第1のインバータ回路18と第2のインバータ回路19に流れる電流比が、各インバータ回路の容量比と一致し、各インバータ回路を効率よく最適に使用することができる。」

オ 当審拒絶理由に引用され、本願の優先日前に頒布された刊行物である特開2009-278766号公報(平成21年11月26日公開、以下「引用例5」という。)には、図面とともに以下の事項が記載されている。
「【0072】
尚本実施形態では、昇圧コンバータ10は、第一のスイッチング素子であるトランジスタ11、第二のスイッチング素子であるトランジスタ12により構成されるものとして説明したが、これに限定されない。
【0073】
例えば昇圧コンバータ10は、第一のスイッチング素子を複数の並列接続されたトランジスタにより構成しても良い。また第二のスイッチング素子を複数の並列接続されたトランジスタにより構成しても良い。この場合、第一のスイッチング素子と第二のスイッチング素子との接続点がリアクトルL1の一端に接続されていても良い。」

カ 当審拒絶理由に引用され、本願の優先日前に頒布された刊行物である特開2012-019682号公報(平成24年1月26日公開、以下「引用例6」という。)には、図面とともに以下の事項が記載されている。
「【0059】
なお、図1と図2では、定電圧生成部103はスイッチング素子として機能するトランジスタ102を一つだけ有する構成を示しているが、本発明はこの構成に限定されない。本発明の一態様では、複数のトランジスタが一のスイッチング素子として機能していても良い。一のスイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていても良いし、直列に接続されていても良いし、直列と並列が組み合わされて接続されていても良い。いずれの場合においても、複数のトランジスタのいずれか1つまたは複数において、バックゲート電極に与えられる電位を制御し、スイッチング素子のオフ電流またはオン抵抗を、出力電力の大きさに合わせて調整することで、電力変換効率を高めることができる。」

ここで、上記イないしカの記載より、トランジスタを備えた電力変換回路において、電流容量を増大させる等のために、互いに並列に、直接結合された少なくとも2つのトランジスタを用いることは、周知の技術であるといえる。

キ 当審拒絶理由に引用され、本願の優先日前に頒布された刊行物である特開2013-38844号公報(平成25年2月21日公開、以下「引用例7」という。)には、図面とともに以下の事項が記載されている。
「【0060】
フィルタ5は、インバータ4から出力されるU相、V相、W相の三相交流信号(交流電圧vu,vv,vwと交流電流iu,iv,iw)に含まれるスイッチングノイズを除去する。フィルタ5は、図3に示すように、等価的に接続点n1,n2,n3の出力ラインにそれぞれインダクタL_(F)を接続し、その後段の各出力ライン間にキャパシタC_(F)を接続した逆L型回路で構成される。」


上記段落【0060】及び図3記載より、引用例7には、次の周知技術が記載されている。
「三相インバータ装置において、第1?第3のインダクタ(L_(F))によって、第1?第3出力(U相、V相、W相)と第1?第3脚(接続点n1,n2,n3)とをそれぞれ結合し、それぞれの出力の間に第1?第3のキャパシタ(C_(F))を設けフィルタを構成する技術。」

(3)引用発明との対比
本件補正発明と引用発明とを対比する。
ア 引用発明は「電源電圧VCCとコンデンサC0の一端に上アーム側スイッチ素子であるSW1u、SW1v、SW1wのドレインノードが第1線路を介して接続され」るので、「上アーム側スイッチ素子であるSW1u、SW1v、SW1w」が「第1線路」に接続しているといえる。
そうすると、引用発明の「第1線路」は、本件補正発明の第1上部主スイッチ、第2上部主スイッチ及び第3上部主スイッチが結合する「上部線路」に相当する。
同様に、引用発明の「第2線路」は、本件補正発明の「下部線路」に相当する。

イ 引用発明において、「負荷回路LD」が「電力変換装置」の出力に接続されていることは明らかであるから、引用発明の「負荷回路LDにそれぞれ」「接続され」た「第3線路」、「第4線路」及び「第5線路」は、それぞれ、本件補正発明の「第1出力に結合された第1脚」、「第2出力に結合された第2脚」及び「第3出力に結合された第3脚」に相当する。
但し、第1出力に結合された第1脚、第2出力に結合された第2脚及び第3出力に結合された第3脚において、本件補正発明は、それぞれ「直列インダクタ」によって「結合」されるのに対して、引用発明は、そのような特定がない点で相違する。
また、本件補正発明は、「前記第1出力と前記第2出力との間に結合された第1のキャパシタ、前記第2出力と前記第3出力との間に結合された第2のキャパシタ、及び前記第1出力と前記第3出力との間に結合された第3のキャパシタと」を備えているのに対して、引用発明ではその旨の特定がなされていない点で相違する。


(ア)引用発明の「スイッチ素子SW1u」は、ソースノードが「第3線路」に接続され、ドレインノードが「第1線路」に接続されるものである。また、「還流ダイオードD1u」は、「スイッチ素子SW1u」のソースドレイン間にソース側をアノード、ドレイン側をカソードとして接続されるものであるから、アノードが「第3線路」に接続され、カソードが「第1線路」に接続されるものである。
したがって、引用発明の「スイッチ素子SW1u」と「還流ダイオードD1u」とからなる構成は、本件補正発明の「前記第1脚と前記上部線路との間に結合された第1上部主スイッチ」に相当する。

(イ)引用発明の「スイッチ素子SW2u」は、ドレインノードが「第3線路」に接続され、ソースノードが「第2線路」に接続されるものである。また、「還流ダイオードD2u」は、「スイッチ素子SW2u」のソースドレイン間にソース側をアノード、ドレイン側をカソードとして接続されるものであるから、カソードが「第3線路」に接続され、アノードが「第2線路」に接続されるものである。
したがって、引用発明の「スイッチ素子SW2u」と「還流ダイオードD2u」とからなる構成は、本件補正発明の「前記第1脚と前記下部線路との間に結合された第1下部主スイッチ」に相当する。

(ウ)引用発明の「スイッチ素子SW1u」及び「スイッチ素子SW2u」は、「SiC MOSFET」「を用いたスイッチ素子」であるから、「炭化ケイ素トランジスタ」である。また、引用発明の「還流ダイオードD1u」及び「還流ダイオードD2u」は、「スイッチ素子SW1u」及び「スイッチ素子SW2u」のソースドレイン間にそれぞれソース側をアノード、ドレイン側をカソードとして接続されるものであるから、それぞれ「スイッチ素子SW1u」及び「スイッチ素子SW2u」間に逆並列で結合された単一のダイオードである。
したがって、引用発明の「nチャネル型のSiC MOSFET(以下SiCMOS)を用いたスイッチ素子であるSW1u、SW2u」と、スイッチ素子の「各ソース・ドレイン間にそれぞれ」「接続される還流ダイオードD1u、D2u」とからなる構成と、本件補正発明とは、「前記第1上部主スイッチ及び前記第1下部主スイッチはそれぞれ、炭化ケイ素トランジスタと、前記炭化ケイ素トランジスタ間に逆並列で結合された単一のダイオード(D14,D15)と、を備えている、第1上部主スイッチ及び第1下部主スイッチ」である点で共通する。
但し、本件補正発明は、第1上部主スイッチ及び第1下部主スイッチの炭化ケイ素トランジスタが「互いに並列に、直接結合された少なくとも2つ」であり、炭化ケイ素トランジスタ間に逆並列で結合された単一のダイオードが、(トランジスタに組み込まれるボディダイオードではなく)「追加」のダイオードであるのに対し、引用発明ではその旨の特定がなされていない点で相違する。


(ア)引用発明の「スイッチ素子SW1v」は、ソースノードが「第4線路」に接続され、ドレインノードが「第1線路」に接続されるものである。
したがって、引用発明の「スイッチ素子SW1v」は、本件補正発明の「前記第2脚と前記上部線路との間に結合された第2上部主スイッチ」に相当する。

(イ)引用発明の「スイッチ素子SW2v」は、ドレインノードが「第4線路」に接続され、ソースノードが「第2線路」に接続されるものである。
したがって、引用発明の「スイッチ素子SW2v」は、本件補正発明の「前記第2脚と前記下部線路との間に結合された第2下部主スイッチ」に相当する。

(ウ)引用発明の「スイッチ素子SW1v」及び「スイッチ素子SW2v」は、「SiC MOSFET」「を用いたスイッチ素子」であるから、「炭化ケイ素トランジスタ」である。
したがって、引用発明の「nチャネル型のSiC MOSFET(以下SiCMOS)を用いたスイッチ素子である」「SW1v、SW2v」と、本件補正発明とは、「前記第2上部主スイッチ及び前記第2下部主スイッチはそれぞれ、炭化ケイ素トランジスタとを備えている、第2上部主スイッチ及び第2下部主スイッチ」である点で共通する。
但し、本件補正発明は、第2上部主スイッチ及び第2下部主スイッチの炭化ケイ素トランジスタが「互いに並列に、直接結合された少なくとも2つ」であるのに対し、引用発明ではその旨の特定がなされていない点で相違する。

オ 上記エと同様に、引用発明の「スイッチ素子SW1w」は、本件補正発明の「前記第3脚と前記上部線路との間に結合された第3上部主スイッチ」に相当し、引用発明の「スイッチ素子SW2w」は、本件補正発明の「前記第3脚と前記下部線路との間に結合された第3下部主スイッチ」に相当する。
また、引用発明の「nチャネル型のSiC MOSFET(以下SiCMOS)を用いたスイッチ素子である」「SW1w、SW2w」と本件補正発明とは、「前記第3上部主スイッチ及び前記第3下部主スイッチはそれぞれ、炭化ケイ素トランジスタとを備えている、第3上部主スイッチ及び第3下部主スイッチ」である点で共通する。
但し、本件補正発明は、第3上部主スイッチ及び第3下部主スイッチの炭化ケイ素トランジスタが「互いに並列に、直接結合された少なくとも2つ」であるのに対し、引用発明ではその旨の特定がなされていない点で相違する。

カ 引用発明の「それぞれスイッチ素子SW1u、SW1v、SW1w、SW2u、SW2v、SW2wを駆動するゲート駆動回路GD1u、GD1v、GD1w、GD2u、GD2v、GD2w」は、「対応するスイッチ素子のオン・オフを適宜駆動し、これによって、直流信号となるVCCからそれぞれ位相が異なる三相(U相、V相、W相)の交流信号を生成」するものであるから、「ゲート駆動回路GD1u」が「スイッチ素子SW1u」をオン状態とオフ状態との間でスイッチングし、「ゲート駆動回路GD2u」が「スイッチ素子SW2u」をオン状態とオフ状態との間でスイッチングすることにより、直流信号となるVCCからU相の交流信号を生成するものである。そして、引用発明において、直流信号となるVCCは「第1線路」と「第2線路」との間に入力され、U相の交流信号は「第3線路」から出力されることは明らかであるから、引用発明の「ゲート駆動回路GD1u」と「ゲート駆動回路GD2u」とからなる構成は、第1線路及び第2線路と第3線路との間で、本件補正発明でいう「第1のDC-AC変換」をもたらすように構成されたものである。
また、引用発明の「スイッチ素子SW1u及びSW2u」は「ハードスイッチングされる」ものであるから、「ゲート駆動回路GD1u」及び「ゲート駆動回路GD2u」によって、「第1のDC-AC変換」中に、オン状態とオフ状態との間でハードスイッチングされるものである。
したがって、引用発明の「ゲート駆動回路GD1u」と「ゲート駆動回路GD2u」を制御する「ゲートドライバ制御回路」と、本件補正発明とは、「前記第1上部主スイッチと前記第1下部主スイッチとをオン状態とオフ状態との間でスイッチングすることにより、前記上部及び下部線路と前記第1出力との間で第1のDC-AC変換をもたらすように構成され、前記第1のDC-AC変換中に、前記第1上部及び下部主スイッチの前記炭化ケイ素トランジスタがオン状態とオフ状態との間でハードスイッチング」する「前記コントローラ」である点で共通する。

同様に、引用発明の「ゲート駆動回路GD1v」と「ゲート駆動回路GD2v」を制御する「ゲートドライバ制御回路」と本件補正発明とは、「前記第2上部主スイッチと前記第2下部主スイッチとをオン状態とオフ状態との間でスイッチングすることにより、前記上部及び下部線路と前記第2出力との間で第2のDC-AC変換をもたらすように構成され、前記第2のDC-AC変換中に、前記第2上部及び下部主スイッチの前記炭化ケイ素トランジスタがオン状態とオフ状態との間でハードスイッチング」する「前記コントローラ」である点で共通する。
また、引用発明の「ゲート駆動回路GD1w」と「ゲート駆動回路GD2w」を制御する「ゲートドライバ制御回路」と本件補正発明とは、「前記第3上部主スイッチと前記第3下部主スイッチとをオン状態とオフ状態との間でスイッチングすることにより、前記上部及び下部線路と前記第3出力との間で第3のDC-AC変換をもたらすように構成され、前記第3のDC-AC変換中に、前記第3上部及び下部主スイッチの前記炭化ケイ素トランジスタがオン状態とオフ状態との間でハードスイッチング」する「前記コントローラ」である点で共通する。

ここで、本件補正発明は、「第1上部及び下部主スイッチ」、「第2上部及び下部主スイッチ」及び「第3上部及び下部主スイッチ」の炭化ケイ素トランジスタが「少なくとも2つ」であるのに対し、引用発明ではその旨の特定がなされていない点で相違することは、上記エないしオで述べたとおりである。

キ 引用発明は「それぞれ位相が異なる三相(U相、V相、W相)の交流信号を生成」するのである。ここで、三相交流信号のU相、V相、W相は、正弦波AC出力信号が互いに120度位相がずれているものであることは自明である。
そうすると、引用発明の「各ゲート駆動回路」が「対応するスイッチ素子のオン・オフを適宜駆動し、これによって、直流信号となるVCCからそれぞれ位相が異なる三相(U相、V相、W相)の交流信号を生成」するように制御する「ゲートドライバ制御回路」は、本件補正発明の「前記第1、第2、及び第3出力からの正弦波AC出力信号が互いに120度位相がずれている、コントローラ」に相当する。
但し、コントローラが、本件補正発明は「前記第1脚、前記第2脚、及び前記第3脚の出力電流を監視するように構成されたコントローラ」であるのに対して、引用発明ではその旨の特定がなされていない点で相違する。

ク 引用発明の「三相インバータ装置に適用したものとなっている電力変換装置」は、本件補正発明の「3相インバータ」に相当する。

上記アないしクによれば、本件補正発明と引用発明とは、次の(一致点)及び(相違点)を有する。
(一致点)
「上部線路と、
下部線路と、
第1出力に結合された第1脚、第2出力に結合された第2脚、及び第3出力に結合された第3脚と、
前記第1脚と前記上部線路との間に結合された第1上部主スイッチ、及び、前記第1脚と前記下部線路との間に結合された第1下部主スイッチであって、前記第1上部主スイッチ及び前記第1下部主スイッチはそれぞれ、炭化ケイ素トランジスタと、前記炭化ケイ素トランジスタ間に逆並列で結合された単一のダイオードと、を備えている、第1上部主スイッチ及び第1下部主スイッチと、
前記第2脚と前記上部線路との間に結合された第2上部主スイッチ、及び、前記第2脚と前記下部線路との間に結合された第2下部主スイッチであって、前記第2上部主スイッチ及び前記第2下部主スイッチはそれぞれ、炭化ケイ素トランジスタを備えている、第2上部主スイッチ及び第2下部主スイッチと、
前記第3脚と前記上部線路との間に結合された第3上部主スイッチ、及び、前記第3脚と前記下部線路との間に結合された第3下部主スイッチであって、前記第3上部主スイッチ及び前記第3下部主スイッチはそれぞれ、炭化ケイ素トランジスタを備えている、第3上部主スイッチ及び第3下部主スイッチと、
コントローラであって、前記コントローラは、前記第1上部主スイッチと前記第1下部主スイッチとをオン状態とオフ状態との間でスイッチングすることにより、前記上部及び下部線路と前記第1出力との間で第1のDC-AC変換をもたらすように構成され、前記第1のDC-AC変換中に、前記第1上部及び下部主スイッチの前記少なくとも2つの炭化ケイ素トランジスタがオン状態とオフ状態との間でハードスイッチングされ、前記コントローラは、前記第2上部主スイッチと前記第2下部主スイッチとをオン状態とオフ状態との間でスイッチングすることにより、前記上部及び下部線路と前記第2出力との間で第2のDC-AC変換をもたらすように構成され、前記第2のDC-AC変換中に、前記第2上部及び下部主スイッチの前記少なくとも2つの炭化ケイ素トランジスタがオン状態とオフ状態との間でハードスイッチングされ、そして、前記コントローラは、さらに、前記第3上部主スイッチと前記第3下部主スイッチとをオン状態とオフ状態との間でスイッチングすることにより、前記上部及び下部線路と前記第3出力との間で第3のDC-AC変換をもたらすように構成され、前記第3のDC-AC変換中に、前記第3上部及び下部主スイッチの前記少なくとも2つの炭化ケイ素トランジスタがオン状態とオフ状態との間でハードスイッチングされ、前記第1、第2、及び第3出力からの正弦波AC出力信号が互いに120度位相がずれている、コントローラと
を備えている、3相インバータ。」

(相違点1)
第1出力に結合された第1脚、第2出力に結合された第2脚及び第3出力に結合された第3脚が、本件補正発明は、それぞれ「直列インダクタ」によって「結合」されるのに対して、引用発明は、そのような特定がない点。
(相違点2)
本件補正発明は、「前記第1出力と前記第2出力との間に結合された第1のキャパシタ、前記第2出力と前記第3出力との間に結合された第2のキャパシタ、及び前記第1出力と前記第3出力との間に結合された第3のキャパシタと」を備えているのに対して、引用発明ではその旨の特定がなされていない点。
(相違点3)
本件補正発明は、第1上部主スイッチ及び第1下部主スイッチの炭化ケイ素トランジスタが「互いに並列に、直接結合された少なくとも2つ」であり、炭化ケイ素トランジスタ間に逆並列で結合された単一のダイオードが、(トランジスタに組み込まれるボディダイオードではなく)「追加」のダイオードであるのに対し、引用発明ではその旨の特定がなされていない点。
(相違点4)
本件補正発明は、第2上部主スイッチ及び第2下部主スイッチの炭化ケイ素トランジスタが「互いに並列に、直接結合された少なくとも2つ」であるのに対し、引用発明ではその旨の特定がなされていない点。
(相違点5)
本件補正発明は、第3上部主スイッチ及び第3下部主スイッチの炭化ケイ素トランジスタが「互いに並列に、直接結合された少なくとも2つ」であるのに対し、引用発明ではその旨の特定がなされていない点。
(相違点6)
コントローラが、本件補正発明は「前記第1脚、前記第2脚、及び前記第3脚の出力電流を監視するように構成されたコントローラ」であるのに対して、引用発明ではその旨の特定がなされていない点。

(4)判断
上記相違点について検討する。
ア 相違点1及び2について
三相インバータ装置において、第1?第3のインダクタによって、第1?第3出力と第1?第3脚とをそれぞれ結合し、それぞれの出力の間に第1?第3のキャパシタを設けてフィルタを構成することは周知の技術である(必要であれば、引用例7(上記「(2) キ」)参照。)。
引用発明の「三相インバータ装置に適用した電力変換装置」においても、上記周知技術を採用し、上記相違点1及び2に係る構成を得ることは、当業者が適宜なし得ることである。

イ 相違点3について
トランジスタを備えた電力変換回路において、電流容量を増大させる等のために、互いに並列に、直接結合された少なくとも2つのトランジスタを用いることは、周知の技術である(必要であれば、引用例2?6(上記「(2) イないしカ」)を参照。)。そうすると、引用発明の「電力変換装置」において、上記周知技術を採用し、「nチャネル型のSiC MOSFET(SiCMOS)を用いた」「スイッチ素子SW1u」及び「スイッチ素子SW2u」として、それぞれ、互いに並列に、直接結合された少なくとも2つの炭化ケイ素トランジスタを用いることは、当業者が適宜なし得ることである。
そして、トランジスタのドレインとソースとの間の還流用のダイオードを、トランジスタに組み込まれるボディダイオードではなく、外付けダイオードで構成することは例示するまでもなく周知であるから、引用発明においても「還流ダイオードD1u及びD2u」を、外付けダイオード、すなわち、本件補正発明でいう「追加」のダイオードとすることは、当業者が適宜なし得ることである。
したがって、引用発明及び周知技術に基づいて、上記相違点3に係る構成を得ることは、当業者が容易になし得ることである。

ウ 相違点4及び5について
上記相違点3で検討したのと同様に、引用発明において、「スイッチ素子SW1v」、「スイッチ素子SW1w」、「スイッチ素子SW2v」及び「スイッチ素子SW2w」として、それぞれ、互いに並列に、直接結合された少なくとも2つの炭化ケイ素トランジスタを用いることは、当業者が適宜なし得ることである。
したがって、引用発明及び周知技術に基づいて、上記相違点4及び5に係る構成を得ることは、当業者が容易になし得ることである。

エ 相違点6について
三相のインバータ装置において、各相の出力電流を測定して測定情報を制御装置に供給し、スイッチング素子を制御することは周知技術である(例えば、特開2012-85381号公報(【0018】、【0023】、【0024】、図1)、特開2004-297999号公報(【0046】、【0047】、図5)等参照。)。
そうすると、引用発明の「三相インバータ装置に適用した電力変換装置」において、上記周知技術を採用し、「第3線路」、「第4線路」及び「第5線路」の出力電流を測定して、(本件補正発明の「コントローラ」に相当する)「ゲートドライバ制御回路」に供給し、ゲート駆動回路を制御することは、当業者が適宜なし得ることである。
したがって、引用発明及び周知技術に基づいて、上記相違点6に係る構成を得ることは、当業者が容易になし得ることである。

オ そして、これらの相違点を総合的に勘案しても、本件補正発明の奏する作用効果は、引用発明及周知技術の奏する作用効果から予測される範囲内のものにすぎず、格別顕著なものということはできない。

カ よって、本件補正発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許出願の際独立して特許を受けることができない。

(5)本件補正についてむすび
本件補正は、特許法第17条の2第6項で準用する同法第126条第7項の規定に違反するので、同法第159条第1項の規定において読み替えて準用する同法第53条第1項の規定により却下すべきものである。

よって、上記補正の却下の結論のとおり決定する。

第3 本願発明について
1 本願発明
本件補正は上記のとおり却下されたので、本願の請求項に係る発明は、令和2年5月11日付けの手続補正により補正された特許請求の範囲の請求項1ないし13に記載された事項により特定されるものであるところ、本願の請求項7に係る発明(以下「本願発明」という。)は、その請求項7に記載された事項により特定される、上記「第2[理由]1 (2)」に記載のとおりのものである。

2 拒絶の理由の概要
令和2年7月21日の当審が通知した拒絶理由(最後の拒絶理由)のうち、本願発明に係る理由は、次のとおりのものである。
本願発明は、本願の出願前に日本国内又は外国において、頒布された又は電気通信回線を通じて公衆に利用可能となった以下の引用文献7に記載された発明及び周知技術(引用文献1ないし6、11等参照)に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法29条2項の規定により特許を受けることができない、というものである。

引用文献1:国際公開第2013/069326号
引用文献2:特開平8-116677号公報(本審決における引用例2)
引用文献3:特開2003-007969号公報(本審決における引用例3)
引用文献4:特開2011-188676号公報(本審決における引用例4)
引用文献5:特開2009-278766号公報(本審決における引用例5)
引用文献6:特開2012-019682号公報(本審決における引用例6)
引用文献7:特開2013-219874号公報(本審決における引用例1)
引用文献11:特開2013-38844号公報(本審決における引用例7)

3 引用文献及びその記載事項
拒絶の理由で引用された引用文献7(引用例1)の記載事項及び引用発明は、上記「第2[理由] 2(2)引用例及びその記載事項 ア」に記載したとおりである。

4 対比・判断
本願発明は、上記「第2[理由]2」で検討した本件補正発明から、「3相インバータ」の「3相」であることの限定を省き、さらに、「前記第2脚と前記上部線路との間に結合された第2上部主スイッチ、及び、前記第2脚と前記下部線路との間に結合された第2下部主スイッチであって、前記第2上部主スイッチ及び前記第2下部主スイッチはそれぞれ、互いに並列に、直接結合された少なくとも2つの炭化ケイ素トランジスタを備えている、第2上部主スイッチ及び第2下部主スイッチと、前記第3脚と前記上部線路との間に結合された第3上部主スイッチ、及び、前記第3脚と前記下部線路との間に結合された第3下部主スイッチであって、前記第3上部主スイッチ及び前記第3下部主スイッチはそれぞれ、互いに並列に、直接結合された少なくとも2つの炭化ケイ素トランジスタを備えている、第3上部主スイッチ及び第3下部主スイッチと、前記第1脚、前記第2脚、及び前記第3脚の出力電流を監視するように構成されたコントローラであって、前記コントローラは、」「前記第2上部主スイッチと前記第2下部主スイッチとをオン状態とオフ状態との間でスイッチングすることにより、前記上部及び下部線路と前記第2出力との間で第2のDC-AC変換をもたらすように構成され、前記第2のDC-AC変換中に、前記第2上部及び下部主スイッチの前記少なくとも2つの炭化ケイ素トランジスタがオン状態とオフ状態との間でハードスイッチングされ、そして、前記コントローラは、さらに、前記第3上部主スイッチと前記第3下部主スイッチとをオン状態とオフ状態との間でスイッチングすることにより、前記上部及び下部線路と前記第3出力との間で第3のDC-AC変換をもたらすように構成され、前記第3のDC-AC変換中に、前記第3上部及び下部主スイッチの前記少なくとも2つの炭化ケイ素トランジスタがオン状態とオフ状態との間でハードスイッチングされ、前記第1、第2、及び第3出力からの正弦波AC出力信号が互いに120度位相がずれている」ことの限定を省いたものである。
したがって、上記「第2[理由]2(3)」を踏まえると、本願発明と引用発明は上記相違点1ないし3の点で相違し、その余の点で一致する。
そして、上記相違点1ないし3については、上記「第2[理由]2(4)」に記載したとおり、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。

第4 むすび
以上のとおり、本願の請求項7に係る発明は、特許法第29条第2項の規定により特許を受けることができないものであるから、その余の請求項に論及するまでもなく、本願は拒絶すべきものである。
よって、結論のとおり審決する。
 
別掲
 
審理終結日 2021-04-21 
結審通知日 2021-04-27 
審決日 2021-05-11 
出願番号 特願2016-554411(P2016-554411)
審決分類 P 1 8・ 121- WZ (H02M)
最終処分 不成立  
前審関与審査官 北嶋 賢二  
特許庁審判長 井上 信一
特許庁審判官 山本 章裕
須原 宏光
発明の名称 電力変換電子機器  
代理人 名古屋国際特許業務法人  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ