• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 2項進歩性 特許、登録しない。 H02M
管理番号 1379739
審判番号 不服2020-17154  
総通号数 264 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2021-12-24 
種別 拒絶査定不服の審決 
審判請求日 2020-12-15 
確定日 2021-11-08 
事件の表示 特願2016-187960「電源装置及びこの電源装置を備えた照明装置」拒絶査定不服審判事件〔平成30年 4月 5日出願公開,特開2018- 57100〕について,次のとおり審決する。 
結論 本件審判の請求は,成り立たない。 
理由 第1 手続の経緯
本願は,平成28年9月27日の出願であって,令和2年1月8日付けで拒絶理由が通知され,これに対して令和2年3月23日に意見書が提出されるとともに手続補正がなされたが,令和2年9月7日付けで拒絶査定(以下,「原査定」という。)がなされた。これに対して,令和2年12月15日に審判請求がなされると同時に手続補正がなされたものである。


第2 令和2年12月15日にされた手続補正についての補正の却下の決定
[補正の却下の決定の結論]
令和2年12月15日にされた手続補正(以下「本件補正」という。)を却下する。

[理由]
1 本件補正について(補正の内容)
(1)本件補正後の特許請求の範囲の記載
本件補正により,特許請求の範囲の請求項1の記載は,次のとおり補正された。(下線部は,補正箇所である。)

「整流された直流電力を出力する直流電源部と;
前記直流電源部の出力端に入力端が接続され、制御端に入力する信号でオン・オフする少なくとも1つのスイッチング素子と;
前記スイッチング素子の出力端に直列に一端が接続されるインダクタと;
前記インダクタの他端に接続され、負荷に供給する電圧を平滑するキャパシタと;
前記キャパシタの低電位側にアノードが接続し、前記スイッチング素子の前記出力端に接続して、前記インダクタのエネルギーを還流するダイオードと;
第2のダイオードとキャパシタで構成され前記スイッチング素子の前記制御端に供給する電圧を生成するブートストラップ回路と;
前記ブートストラップ回路の出力端に一端が接続され、他端が前記スイッチング素子の前記出力端に接続される第1のスイッチと;
前記ブートストラップ回路の前記出力端に一端が接続され、他端がグランドに接続され、オン時に前記ブートストラップ回路の前記出力端を前記グランドと接続する第2のスイッチと;
前記スイッチング素子の始動前に前記第1のスイッチをオフし、前記2(審判注:令和2年3月23日の意見書において「前記第2」の誤記である旨主張し,一度,「前記第2」に補正していることから,「前記第2」の誤記と認められる。)のスイッチをオンにして、前記スイッチング素子の始動時に前記第1のスイッチをオンし、前記第2のスイッチをオフする切替制御を行うとともに、前記ブートストラップ回路と第1のスイッチとの中点と接続し基準電位を定め、前記基準電位を基準に前記ブートストラップ回路で生成された電圧を用いて前記スイッチング素子の前記制御端子に出力する制御回路と;
を具備する電源装置。」

(2)本件補正前の特許請求の範囲
本件補正前の,令和2年3月23日にされた手続補正により補正された特許請求の範囲の請求項1の記載は次のとおりである。

「整流された直流電力を出力する直流電源部と;
前記直流電源部の出力端に入力端が接続され、制御端に入力する信号でオン・オフする少なくとも1つのスイッチング素子と;
前記スイッチング素子の出力端に直列に一端が接続されるインダクタと;
前記インダクタの他端に接続され、負荷に供給する電圧を平滑するキャパシタと;
前記キャパシタの低電位側にアノードが接続し、前記スイッチング素子の前記出力端に接続して、前記インダクタのエネルギーを還流するダイオードと;
前記スイッチング素子の前記制御端に供給する電圧を生成するブートストラップ回路と;
前記ブートストラップ回路の出力端に一端が接続され、他端が前記スイッチング素子の前記出力端に接続される第1のスイッチと;
前記ブートストラップ回路の前記出力端に一端が接続され、他端がグランドに接続され、オン時に前記ブートストラップ回路の前記出力端を前記グランドと接続する第2のスイッチと;
前記スイッチング素子の始動前に前記第1のスイッチをオフし、前記第2のスイッチをオンにして、前記スイッチング素子の始動時に前記第1のスイッチをオンし、前記第2のスイッチをオフする切替制御を行う制御回路と;
を具備する電源装置。」

2 補正の適否
本件補正は,請求項1について,補正前の「ブートストラップ回路」に対し「第2のダイオードとキャパシタで構成され」との限定を加え,さらに,補正前の「制御回路」が「前記スイッチング素子の始動前に前記第1のスイッチをオフし、前記2のスイッチをオンにして、前記スイッチング素子の始動時に前記第1のスイッチをオンし、前記第2のスイッチをオフする切替制御を行うとともに、前記ブートストラップ回路と第1のスイッチとの中点と接続し基準電位を定め、前記基準電位を基準に前記ブートストラップ回路で生成された電圧を用いて前記スイッチング素子の前記制御端子に出力する」との限定を加えたものである。また,本件補正前の請求項1に記載された発明と本件補正後の請求項1に記載される発明の産業上の利用分野及び解決しようとする課題は同一である。したがって,請求項1についての本件補正は特許法第17条の2第5項第2号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
そこで,本件補正後の請求項1に記載された発明(以下,「本件補正発明」という。)が特許法第17条の2第6項において準用する同法第126条第7項の規定に適合するか否か(特許出願の際独立して特許を受けることができるものか否か)を検討する。

特許法第36条第6項第2号(明確性要件)について
ア 本件補正後の請求項1に「前記スイッチング素子の始動時に前記第1のスイッチをオンし、前記第2のスイッチをオフする切替制御を行うとともに、前記ブートストラップ回路と第1のスイッチとの中点と接続し基準電位を定め、前記基準電位を基準に前記ブートストラップ回路で生成された電圧を用いて前記スイッチング素子の前記制御端子に出力する」と記載されている。
しかしながら,この記載において,「前記ブートストラップ回路と第1のスイッチとの中点と接続」する相手が何か記載されておらず,そのため「・・・中点と接続し基準電位を定め」においてどのように「基準電位」が定まるのか不明であって,また,「基準電位」の技術的な意味も理解できない。さらに,「前記基準電位を基準に前記ブートストラップ回路で生成された電圧を用いて前記スイッチング素子の前記制御端子に出力する」の部分に関しても,「前記スイッチング素子の前記制御端子」に何を「出力」するか記載されておらず,この部分の技術的な意味も不明であるから,請求項1の記載は不明確である。

イ したがって,本件補正発明は,特許法第36条第6項第2号の規定により,特許出願の際独立して特許を受けることができないものである。

(2)予備的見解(特許法第29条第2項について)
上記(1)で検討したとおり,本件補正発明の「前記スイッチング素子の始動時に前記第1のスイッチをオンし、前記第2のスイッチをオフする切替制御を行うとともに、前記ブートストラップ回路と第1のスイッチとの中点と接続し基準電位を定め、前記基準電位を基準に前記ブートストラップ回路で生成された電圧を用いて前記スイッチング素子の前記制御端子に出力する」との記載は不明確であるが,本願明細書の段落【0015】,【0033】の記載及び図2を参酌して,段落【0015】の「次に、スイッチS31をオンし、スイッチS32をオフすることでブートストラップ回路50の基準電位Vsを基準にVBの電圧を用いてスイッチング素子Q31の制御端子に入力する端子HOから出力する電圧を生成する。」という事項に相当するものと解して,特許法第29条第2項の検討も以下に行うこととする。

ア 本件補正発明
本件補正発明は,上記「1 (1)」に記載したとおりのものである。

イ 引用文献,引用発明
(ア)引用文献1
A 本願の出願日前に頒布又は電気通信回線を通じて公衆に利用可能となり,原査定の理由において引用された,特開2009-106115号公報(以下,「引用文献1」という。)には,図面とともに以下の事項が記載されている。(下線は,当審において付加した。以下,同じ。)

a 「【技術分野】
【0001】
本発明は、ドレインに入力電圧が供給されたNチャネルMOSFETを用いるスイッチング素子のゲートにドライバから電圧を印加してスイッチング制御を行うために前記ドライバの電源電圧を前記入力電圧以上に昇圧するコンデンサを有するブートストラップ回路及び該回路を用いる降圧コンバータに関し、特に軽負荷・無負荷時にもブートストラップ回路に用いられるコンデンサに十分な充電が可能となるようにしたものである。

・・・中略・・・

【発明が解決しようとする課題】

・・・中略・・・

また本発明のブートストラップ回路を備える降圧コンバータは、コンデンサ充放電経路形成手段を有するブートストラップ回路を備え、ブートストラップ回路に用いられるコンデンサC_(B)のCB-端子をコンデンサ充放電経路形成手段を介して降圧コンバータ回路に接続し、これによりブートストラップ回路に用いられるコンデンサC_(B)を充電する電流経路を独立させている。そのため、コンデンサC_(B)の充電時の降圧コンバータ回路への影響、すなわち電源効率の悪化や出力リップルの増大などの副作用の発生を回避できることから降圧コンバータ回路の安定動作や電源効率の向上を見込むことができる。また軽負荷時や無負荷時などの負荷状態に関係なく、ブートストラップ回路に用いられるコンデンサC_(B)を常に安定して充電することができる。」

b 「【0016】
以下、本発明の実施の形態を、図面を参照しながら説明する。
本発明の実施形態に係るブートストラップ回路は、図1Aまたは図2Aに示すブートストラップ回路100において、図4Aまたは図5Aに示す従来のブートストラップ回路10の構成要素である、電源VREG(2)、ダイオードD_(B)(4)およびブートストラップ回路に用いられるコンデンサC_(B)(6)の構成に加え、さらに、ブートストラップ回路に用いられるコンデンサC_(B)(6)のCB-端子をPチャネルMOSFET Qx(112)及びNチャネルMOSFET Qy(114)のドレインに接続し、PチャネルMOSFET Qx(112)のゲートを当該スイッチQxを駆動するQx driver(111)の出力側に接続し、PチャネルMOSFET Qx(112)のソースをスイッチング素子Q1(13)のソース端子に接続し、一方、NチャネルMOSFET Qy(114)のゲートを当該スイッチQyを駆動するQy driver(113)の出力側に接続し、NチャネルMOSFET Qy(113)のソースを接地する構成にしている。」

c 「【0022】
なお、スイッチQx(112)とQy(114)は相補的にオン/オフし、両者が同時にオンすることがないようにされている。
このように本発明の実施形態に係るブートストラップ回路を備える降圧コンバータの第1の実施例ではコンデンサ充放電経路形成手段を有するブートストラップ回路を備え、ブートストラップ回路に用いられるコンデンサC_(B)のCB-端子を上記コンデンサ充放電経路形成手段を介して降圧コンバータ回路に接続させることにより、ブートストラップ回路に用いられるコンデンサC_(B)を充電する電流経路を独立させている。このため、降圧コンバータ回路への影響、すなわち電源効率の悪化や出力リップルの増大などの副作用の発生を回避できることから、降圧コンバータ回路の安定動作や電源効率の向上を見込むことができる。また軽負荷時や無負荷時などの負荷状態に関係なく、ブートストラップ回路に用いられるコンデンサC_(B)を常に安定して充電することができる。
[実施例2]
図2A?図2Cは、本発明の実施形態に係るブートストラップ回路を備える降圧コンバータの第2の実施例を示す図であり、第2の実施例はダイオード整流型降圧コンバータに適用したものである。図2Aは本発明の実施形態に係るブートストラップ回路を備える降圧コンバータの第2の実施例の構成を示す図であり、図2Bは図2Aに示す第2の実施例の降圧コンバータでスイッチング素子Q_(1)がオン期間の動作を説明する図であり、図2Cはスイッチング素子Q_(1)がオフ期間の動作を説明する図である。第2の実施例は、上記した本発明の実施形態に係るブートストラップ回路100を備えていることはもちろんである。そして図3A?図3Cもしくは図5A?図5Cに示す従来のダイオード整流型降圧コンバータと同様に、図2A?図2Cのダイオード整流型降圧コンバータにおいても、PWM信号11によりドライバ(Q1 driver)12を介してスイッチング素子Q_(1)(13)を駆動し、スイッチング素子Q_(1)(13)のオン期間に入力電圧VCCからインダクタ電流ILをインダクタンスL_(1)(15)に供給することでインダクタンスL_(1)(15)にエネルギーを蓄積し、またスイッチング素子Q_(1)(13)のオフ期間にインダクタンスL_(1)(15)に蓄積されたエネルギーを負荷および/またはコンデンサ16に放出して降圧コンバータを実現する。ここでダイオードD_(1)(14)は、スイッチング素子Q_(1)(13)がオフの期間、インダクタンスL_(1)(15)から負荷に流れる向きの電流の経路を提供し、またコンデンサ16は出力電圧を平滑する平滑コンデンサとして機能する。
【0023】
PWM信号11にしたがう上述のスイッチング素子Q_(1)(13)のオフ期間では、ブートストラップ回路100は、図2Cに示すように、Qx driver(111)(審判注:「Qy driver(113)」の誤記と認められる。)を介してPWM信号11の反転でスイッチQx(112)(審判注:「スイッチQy(114)」の誤記と認められる。)を駆動することにより、スイッチング素子Q_(1)(13)のオフ期間に同期してスイッチQy(114)をオンすることでCB-端子を接地する。これにより、電源VREG(2)よりダイオードD_(B)(4)、コンデンサC_(B)(6)およびスイッチQy(114)という経路で電流I_(CB)によりブートストラップ回路に用いられるコンデンサC_(B)(6)を充電することができる。」
【0024】
また、スイッチング素子Q_(1)(13)のオン期間では、図2Bに示すように、Qx driver(111)を介してPWM信号11によりスイッチQx(112)を駆動することにより、スイッチング素子Q_(1)(13)のオン期間に同期してスイッチQx(112)をオンすることでCB-端子をスイッチング素子Q_(1)(13)のソース端子に接続する。これにより、ブートストラップ回路に用いられるコンデンサC_(B)(6)に充電された電圧と入力電圧VCCが加算された電圧でハイサイドのドライバ(Q1 driver)12およびスイッチング素子Q_(1)(13)のゲート端子を駆動してスイッチング素子Q_(1)(13)をオンすることができる。スイッチング素子Q_(1)(13)をオンすることにより、入力電圧VCCからインダクタ電流ILをインダクタンスL_(1)(15)に供給してインダクタンスL_(1)(15)にエネルギーを蓄積することができる。また、スイッチQx(112)とQy(114)は相補的にオン/オフし、両者が同時にオンすることがないようにされている。」

d 「【0025】
このように本発明の実施形態に係るブートストラップ回路を備える降圧コンバータの第2の実施例ではコンデンサ充放電経路形成手段を有するブートストラップ回路を備え、ブートストラップ回路に用いられるコンデンサC_(B)のCB-端子を上記コンデンサ充放電経路形成手段を介して降圧コンバータ回路に接続させることにより、ブートストラップ回路に用いられるコンデンサC_(B)を充電する電流経路を独立させている。このため、降圧コンバータ回路への影響、すなわち電源効率の悪化や出力リップルの増大などの副作用の発生を回避できることから、降圧コンバータ回路の安定動作や電源効率の向上を見込むことができる。また軽負荷時や無負荷時などの負荷状態に関係なく、ブートストラップ回路に用いられるコンデンサC_(B)を常に安定して充電することができる。」

e 「【図2A】



f 「【図2B】



g 「【図2C】



h 上記aの段落【0001】には,“ドレインに入力電圧が供給されたNチャネルMOSFETを用いるスイッチング素子のゲートにドライバから電圧を印加してスイッチング制御を行うためにドライバの電源電圧を前記入力電圧以上に昇圧するコンデンサを有するブートストラップ回路100を用いる降圧コンバータ”が記載され,さらに,上記cの段落【0022】には,“ブートストラップ回路100を用いる降圧コンバータを,第2の実施例としてダイオード整流型降圧コンバータに適用する”ことが記載されている。
してみると,引用文献1には“ドレインに入力電圧が供給されたNチャネルMOSFETを用いるスイッチング素子のゲートにドライバから電圧を印加してスイッチング制御を行うためにドライバの電源電圧を前記入力電圧以上に昇圧するコンデンサを有するブートストラップ回路100を用いるダイオード整流型降圧コンバータ”が記載されているといえる。

i 上記cの段落【0022】には,“図2A?図2Cは,ダイオード整流型降圧コンバータに適用したものである”ことが記載され,図2A?図2C(上記e?g)から,“ダイオード整流型降圧コンバータは,入力電圧VCCにドレインが接続され,ドライバ(Q1 driver)12にゲートが接続されたスイッチング素子Q1(13)と,スイッチング素子Q1(13)のソースに直列に一端が接続されたインダクタンスL1(15)と,一端がインダクタンスL1(15)の他端が接続され,他端が接地されたコンデンサ16と,アノードが接地され,カソードがスイッチング素子Q1(13)のソースに接続されるダイオードD1(14)と,ブートストラップ回路100と,を備えている”ことが看取できる。

j 上記cの段落【0022】には,“ダイオード整流型降圧コンバータは,PWM信号11によりドライバ(Q1 driver)12を介してスイッチング素子Q1(13)を駆動し,スイッチング素子Q1(13)のオン期間に入力電圧VCCからインダクタ電流ILをインダクタンスL1(15)に供給することでインダクタンスL1(15)にエネルギーを蓄積し,またスイッチング素子Q1(13)のオフ期間にインダクタンスL1(15)に蓄積されたエネルギーを負荷および/またはコンデンサ16に放出して降圧コンバータを実現し,ここで,ダイオードD1(14)は,スイッチング素子Q1(13)がオフの期間,インダクタンスL1(15)から負荷に流れる向きの電流の経路を提供し,またコンデンサ16は出力電圧を平滑する平滑コンデンサとして機能するものであ”ることが記載されている。

k 上記cの段落【0022】には,“第2の実施例は,本発明の実施形態に係るブートストラップ回路100を備えている”ことが記載され,そして,上記bの段落【0016】には,本発明の実施形態のブートストラップ回路100として,“ブートストラップ回路100は,電源VREG(2),ダイオードDB(4)およびブートストラップ回路に用いられるコンデンサCB(6)の構成に加え,さらに,ブートストラップ回路に用いられるコンデンサCB(6)のCB-端子をPチャネルMOSFET Qx(112)及びNチャネルMOSFET Qy(114)のドレインに接続し,PチャネルMOSFET Qx(112)のゲートを当該スイッチ(112)を駆動するQx driver(111)の出力側に接続し,PチャネルMOSFET Qx(112)のソースをスイッチング素子Q1(13)のソース端子に接続し,一方,NチャネルMOSFET Qy(114)のゲートを当該スイッチ(114)を駆動するQy driver(113)の出力側に接続し,NチャネルMOSFET Qy(114)のソースを接地する構成にされて”いることが記載されている。また,当該記載によれば,「スイッチ(112)」及び「スイッチ(114)」は,各々,「PチャネルMOSFET Qx(112)」及び「NチャネルMOSFET Qy(114)」を表すものであるから,以下においては,「スイッチ(112)」及び「スイッチ(114)」は,各々,「PチャネルMOSFET Qx(112)」及び「NチャネルMOSFET Qy(114)」として読み替える。
また,図2A?図2C(上記e?g)から,“電源VREG(2),ダイオードDB(4),ブートストラップ回路に用いられるコンデンサCB(6),が直列に接続され,また,直列接続されるダイオードDB(4)とコンデンサCB(6)の間の端子とスイッチング素子Q1(13)のドライバ(Q1 driver)12が接続されて”いることが看取できる。
してみると,引用文献1には,“ブートストラップ回路100は,電源VREG(2),ダイオードDB(4),ブートストラップ回路に用いられるコンデンサCB(6),が直列に接続され,また,直列接続されるダイオードDB(4)とコンデンサCB(6)の間の端子とスイッチング素子Q1(13)のドライバ(Q1 driver)12が接続されており,さらに,ブートストラップ回路に用いられるコンデンサCB(6)のCB-端子をPチャネルMOSFET Qx(112)及びNチャネルMOSFET Qy(114)のドレインに接続し,PチャネルMOSFET Qx(112)のゲートを当該PチャネルMOSFET Qx(112)を駆動するQx driver(111)の出力側に接続し,PチャネルMOSFET Qx(112)のソースをスイッチング素子Q1(13)のソース端子に接続し,一方,NチャネルMOSFET Qy(114)のゲートを当該NチャネルMOSFET Qy(114)を駆動するQy driver(113)の出力側に接続し,NチャネルMOSFET Qy(114)のソースを接地する構成にされて”いることが記載されているといえる。

m 上記cの段落【0023】には,“PWM信号11にしたがうスイッチング素子Q1(13)のオフ期間では,ブートストラップ回路100は,Qy driver(113)を介してPWM信号11の反転でNチャネルMOSFET Qy(114)を駆動することにより,スイッチング素子Q1(13)のオフ期間に同期してNチャネルMOSFET Qy(114)をオンすることでCB-端子を接地し,電源VREG(2)よりダイオードDB(4),コンデンサCB(6)およびNチャネルMOSFET Qy(114)という経路で電流ICBによりブートストラップ回路に用いられるコンデンサCB(6)を充電することができ”ることが記載されている。

n 上記cの段落【0024】には,“スイッチング素子Q1(13)のオン期間では,Qx driver(111)を介してPWM信号11によりPチャネルMOSFET Qx(112)を駆動することにより,スイッチング素子Q1(13)のオン期間に同期してPチャネルMOSFET Qx(112)をオンすることでCB-端子をスイッチング素子Q1(13)のソース端子に接続し,これにより,ブートストラップ回路に用いられるコンデンサCB(6)に充電された電圧と入力電圧VCCが加算された電圧でハイサイドのドライバ(Q1 driver)12およびスイッチング素子Q1(13)のゲート端子を駆動してスイッチング素子Q1(13)をオンすることができるものであ”ることが記載されている。

p 上記cの段落【0024】には,“また,PチャネルMOSFET Qx(112)とNチャネルMOSFET Qy(114)は相補的にオン/オフし,両者が同時にオンすることがないようにされている”ことが記載されている。

B 上記aないしpの記載内容(特に,下線部を参照)から,特に,第2の実施例に着目すると,上記引用文献1には次の発明(以下,「引用発明」という。)が記載されている。

「ドレインに入力電圧が供給されたNチャネルMOSFETを用いるスイッチング素子のゲートにドライバから電圧を印加してスイッチング制御を行うためにドライバの電源電圧を前記入力電圧以上に昇圧するコンデンサを有するブートストラップ回路100を用いるダイオード整流型降圧コンバータにおいて,
入力電圧VCCにドレインが接続され,ドライバ(Q1 driver)12にゲートが接続されたスイッチング素子Q1(13)と,
スイッチング素子Q1(13)のソースに直列に一端が接続されたインダクタンスL1(15)と,
一端がインダクタンスL1(15)の他端が接続され,他端が接地されたコンデンサ16と,
アノードが接地され,カソードがスイッチング素子Q1(13)のソースに接続されるダイオードD1(14)と,
ブートストラップ回路100と,
を備え,
ダイオード整流型降圧コンバータは,PWM信号11によりドライバ(Q1 driver)12を介してスイッチング素子Q1(13)を駆動し,スイッチング素子Q1(13)のオン期間に入力電圧VCCからインダクタ電流ILをインダクタンスL1(15)に供給することでインダクタンスL1(15)にエネルギーを蓄積し,またスイッチング素子Q1(13)のオフ期間にインダクタンスL1(15)に蓄積されたエネルギーを負荷および/またはコンデンサ16に放出して降圧コンバータを実現し,ここで,ダイオードD1(14)は,スイッチング素子Q1(13)がオフの期間,インダクタンスL1(15)から負荷に流れる向きの電流の経路を提供し,またコンデンサ16は出力電圧を平滑する平滑コンデンサとして機能するものであって,
ブートストラップ回路100は,電源VREG(2),ダイオードDB(4),ブートストラップ回路に用いられるコンデンサCB(6),が直列に接続され,また,直列接続されるダイオードDB(4)とコンデンサCB(6)の間の端子とスイッチング素子Q1(13)のドライバ(Q1 driver)12が接続されており,さらに,ブートストラップ回路に用いられるコンデンサCB(6)のCB-端子をPチャネルMOSFET Qx(112)及びNチャネルMOSFET Qy(114)のドレインに接続し,PチャネルMOSFET Qx(112)のゲートを当該PチャネルMOSFET Qx(112)を駆動するQx driver(111)の出力側に接続し,PチャネルMOSFET Qx(112)のソースをスイッチング素子Q1(13)のソース端子に接続し,一方,NチャネルMOSFET Qy(114)のゲートを当該NチャネルMOSFET Qy(114)を駆動するQy driver(113)の出力側に接続し,NチャネルMOSFET Qy(114)のソースを接地する構成にされており,
PWM信号11にしたがうスイッチング素子Q1(13)のオフ期間では,ブートストラップ回路100は,Qy driver(113)を介してPWM信号11の反転でNチャネルMOSFET Qy(114)を駆動することにより,スイッチング素子Q1(13)のオフ期間に同期してNチャネルMOSFET Qy(114)をオンすることでCB-端子を接地し,電源VREG(2)よりダイオードDB(4),コンデンサCB(6)およびNチャネルMOSFET Qy(114)という経路で電流ICBによりブートストラップ回路に用いられるコンデンサCB(6)を充電することができ,
スイッチング素子Q1(13)のオン期間では,Qx driver(111)を介してPWM信号11によりPチャネルMOSFET Qx(112)を駆動することにより,スイッチング素子Q1(13)のオン期間に同期してPチャネルMOSFET Qx(112)をオンすることでCB-端子をスイッチング素子Q1(13)のソース端子に接続し,これにより,ブートストラップ回路に用いられるコンデンサCB(6)に充電された電圧と入力電圧VCCが加算された電圧でハイサイドのドライバ(Q1 driver)12およびスイッチング素子Q1(13)のゲート端子を駆動してスイッチング素子Q1(13)をオンすることができるものであって,
また,PチャネルMOSFET Qx(112)とNチャネルMOSFET Qy(114)は相補的にオン/オフし,両者が同時にオンすることがないようにされている,
ダイオード整流型降圧コンバータ。」

(イ)引用文献2
本願の出願日前に頒布又は電気通信回線を通じて公衆に利用可能となり,原査定の理由において引用された,特開2013-127939号公報(以下,「引用文献2」という。)には,図面とともに以下の事項が記載されている。

a 「【0030】
スイッチング素子Q1のソース電位に相当する接続点P1は中点電位に相当し、スイッチング素子Q1自体が中点電位より高電圧側に設けられている。したがって、スイッチング素子Q1のオンオフ動作には相応の高いゲート電圧が必要とされ(特に電源電圧Vccが高い場合)、制御用コンデンサC2によるバイアスが必要となる。
【0031】
一方、スイッチング素子Q1の非オンオフ動作時、すなわち装置の起動時には接続点P1の電位、すなわち接続点P2(接続点P1と同電位)の電位をできるだけ、特にグランドレベルまで下げ、制御電源部6から制御用コンデンサC2に電流が流れて、制御用コンデンサC2を充電可能な構成にすることが望まれる。」

b 「【図1】




(ウ)引用文献3
本願の出願日前に頒布又は電気通信回線を通じて公衆に利用可能となり,原査定の理由において引用された,特開2011-155746号公報(以下,「引用文献3」という。)には,図面とともに以下の事項が記載されている。

a 「【0004】
この種の電源装置1では、直流電源たるダイオードブリッジDBの低電圧側の出力端と、第1スイッチング素子Q1の低電圧側の端子との間には、ダイオードD1及び出力回路が介在することになるので、制御回路2の駆動部2aが第1スイッチング素子Q1の駆動に用いる電源とするために、一端が第1スイッチング素子Q1の低電圧側の一端(すなわち第1スイッチング素子Q1とダイオードD1との間)に接続された駆動用コンデンサCsが設けられる。さらに、駆動用コンデンサCsの他端に接続されるとともにダイオードブリッジDBから抵抗Rcを介して電力を供給されて駆動用コンデンサを充電する充電用電源としての充電用コンデンサCcが設けられる。すなわち、ダイオードD1と出力回路とのループに電流が流れている期間には、第1スイッチング素子Q1の低電圧側の一端の電位はダイオードブリッジDBの低電圧側の出力端の電位に略一致するから、充電用コンデンサCsから充電用ダイオードDcを介して供給される電流により駆動用コンデンサCsが充電される。このとき、駆動用コンデンサCsを充電する電流は、インダクタL1を含むループに流れることになる。
【0005】
さらに、図14の例では、制御回路2は、電源が投入されてから所定の充電時間を計時するとともに充電時間の計時中は論理和回路OR1を介した出力により昇圧用スイッチング素子Qbをオン駆動するタイマ部2cを有する。すなわち、上記動作により昇圧用スイッチング素子Qbがオンされている期間には、駆動用コンデンサCsは、インダクタL1と昇圧用スイッチング素子Qbとを介して流れる電流により充電される。」

b 「【図14】



ウ 引用発明との対比
本件補正発明と引用発明とを対比する。

A 引用発明の「ドレイン」,「ゲート」は,各々,本件補正発明の「入力端」,「制御端」に相当する。
そして,引用発明の「スイッチング素子Q1(13)」は,「入力電圧VCCにドレインが接続され,ドライバ(Q1 driver)12にゲートが接続され」るものである。また,通常,「降圧コンバータ」の「入力電圧VCC」は,整流された直流電力を出力する直流電源部によって供給されるものであるから,引用発明においても,「入力電圧VCC」を供給するための“整流された直流電力を出力する直流電源部”を有しているものと認められる。
さらに,引用発明の「スイッチング素子Q1(13)」が「ゲートが接続され」る「ドライバ(Q1 driver)12」に入力する「PWM信号11」によってオン・オフされることは技術常識である。
してみると,上記直流電源部は,本件補正発明の「整流された直流電力を出力する直流電源部」に相当し,また,引用発明の「スイッチング素子Q1(13)」は,本件補正発明の「前記直流電源部の出力端に入力端が接続され、制御端に入力する信号でオン・オフする少なくとも1つのスイッチング素子」に相当する。

B 引用発明の「インダクタンスL1(15)」は,「スイッチング素子Q1(13)のソースに直列に一端が接続され」るものである。
してみると,引用発明の「スイッチング素子Q1(13)のソース」は,本件補正発明の「前記スイッチング素子の出力端」に相当し,また,引用発明の「インダクタンスL1(15)」は,本件補正発明の「前記スイッチング素子の出力端に直列に一端が接続されるインダクタ」に相当する。

C 引用発明の「コンデンサ16」は,「一端がインダクタンスL1(15)の他端が接続され,他端が接地され」,また,「負荷」への「出力電圧を平滑する平滑コンデンサとして機能するものであ」り,負荷に供給する電圧を平滑しているといえるから,本件補正発明の「前記インダクタの他端に接続され、負荷に供給する電圧を平滑するキャパシタ」に相当する。

D 引用発明の「ダイオードD1(14)」は,「アノードが接地され,カソードがスイッチング素子Q1(13)のソースに接続される」ものであって,また,上記Cで検討したように,「コンデンサ16」も,「他端が接地され」ており,引用発明の「ダイオードD1(14)」の「アノード」と「コンデンサ16」の「他端」は接続されているといえる。そして,「ダイオードD1(14)」は,「スイッチング素子Q1(13)がオフの期間,インダクタンスL1(15)から負荷に流れる向きの電流の経路を提供」するものであるから,引用発明の「ダイオードD1(14)」は,「インダクタンスL1(15)」のエネルギーを環流しているものと認められる。また,通常,「コンデンサ16」の接地される「他端」は低電位側と認められる。
したがって,引用発明の「ダイオードD1(14)」は,本件補正発明の「前記キャパシタの低電位側にアノードが接続し、前記スイッチング素子の前記出力端に接続して、前記インダクタのエネルギーを還流するダイオード」に相当する。

E 引用発明の「ダイオードDB(4)およびブートストラップ回路に用いられるコンデンサCB(6)」は,「ブートストラップ回路100」を構成するものであって,また,通常,「ダイオードDB(4)」と「コンデンサCB(6)」からなる回路部分のみでもいわゆるブートストラップ回路ということは技術常識である。
また,引用発明は「直列接続されるダイオードDB(4)とコンデンサCB(6)の間の端子と」「スイッチング素子Q1(13)」の「ドライバ(Q1 driver)12が接続され」,さらに,「スイッチング素子Q1(13)のオン期間では」,「ブートストラップ回路に用いられるコンデンサCB(6)に充電された電圧と入力電圧VCCが加算された電圧でハイサイドのドライバ(Q1 driver)12およびスイッチング素子Q1(13)のゲート端子を駆動」するものであるから,「ダイオードDB(4)」と「コンデンサCB(6)」からなる回路によって,「スイッチング素子Q1(13)」の「ゲート端子」に供給する電圧を生成しているといえる。
したがって,引用発明の「ダイオードDB(4)」,「コンデンサCB(6)」は,各々,本件補正発明の「第2のダイオード」,「キャパシタ」に相当し,そして,引用発明の「ダイオードDB(4)」と「コンデンサCB(6)」からなる回路は,本件補正発明の「第2のダイオードとキャパシタで構成され前記スイッチング素子の前記制御端に供給する電圧を生成するブートストラップ回路」に相当する。

F 引用発明の「PチャネルMOSFET Qx(112)」は,「ドレイン」を「コンデンサCB(6)のCB-端子」に接続し,「ソースをスイッチング素子Q1(13)のソース端子に接続」するものであって,また,「コンデンサCB(6)のCB-端子」は,「ダイオードDB(4)」と「コンデンサCB(6)」からなる回路の出力側の端子といえる。
してみると,引用発明の「CB-端子」は,本件補正発明の「前記ブートストラップ回路の出力端」に相当し,そして,引用発明の「PチャネルMOSFET Qx(112)」は,本件補正発明の「前記ブートストラップ回路の出力端に一端が接続され、他端が前記スイッチング素子の前記出力端に接続される第1のスイッチ」に相当する。

G 引用発明の「NチャネルMOSFET Qy(114)」は,「ドレイン」を「コンデンサCB(6)のCB-端子」に接続し,「ソースを接地」し,「NチャネルMOSFET Qy(114)をオンすることでCB-端子を接地」するものである。
したがって,引用発明の「NチャネルMOSFET Qy(114)」は,本件補正発明の「前記ブートストラップ回路の前記出力端に一端が接続され、他端がグランドに接続され、オン時に前記ブートストラップ回路の前記出力端を前記グランドと接続する第2のスイッチ」に相当する。

H 引用発明は「スイッチング素子Q1(13)のオフ期間に同期してNチャネルMOSFET Qy(114)をオン」し,また,「スイッチング素子Q1(13)のオン期間に同期してPチャネルMOSFET Qx(112)をオンする」ものであり,さらに,「PチャネルMOSFET Qx(112)とNチャネルMOSFET Qy(114)は相補的にオン/オフ」するものであるから,引用発明では,「NチャネルMOSFET Qy(114)をオン」の「スイッチング素子Q1(13)のオフ期間」では「MOSFET Qx(112)」はオフとなり,「PチャネルMOSFET Qx(112)をオン」の「スイッチング素子Q1(13)のオン期間」では「NチャネルMOSFET Qy(114)」はオフとなる制御が行われているものと認められる。
また,引用発明の「PチャネルMOSFET Qx(112)」,「NチャネルMOSFET Qy(114)」のオン・オフの制御は,各々,「PWM信号11」が入力する「Qx driver(111)」,「Qy driver(113)」によって行われるものであるが,「PWM信号」は何らかの制御部によって生成されるのが普通であるから,引用発明においても制御部が設けられ,この制御部によってPWM信号が生成され上記制御を行っているものと認められる。
してみると,引用発明の制御部と,本件補正発明の「前記スイッチング素子の始動前に前記第1のスイッチをオフし、前記2のスイッチをオンにして、前記スイッチング素子の始動時に前記第1のスイッチをオンし、前記第2のスイッチをオフする切替制御を行う」「制御回路」とは,後記の点で相違するものの,“前記第1のスイッチをオフし,前記2のスイッチをオンにする制御と,前記スイッチング素子の始動時に前記第1のスイッチをオンし,前記第2のスイッチをオフする切替制御を行う制御回路”の点では共通する。

J 引用発明は「スイッチング素子Q1(13)のオン期間では,Qx driver(111)を介してPWM信号11によりPチャネルMOSFET Qx(112)を駆動することにより,スイッチング素子Q1(13)のオン期間に同期してPチャネルMOSFET Qx(112)をオンすることでCB-端子をスイッチング素子Q1(13)のソース端子に接続し,これにより,ブートストラップ回路に用いられるコンデンサCB(6)に充電された電圧と入力電圧VCCが加算された電圧でハイサイドのドライバ(Q1 driver)12およびスイッチング素子Q1(13)のゲート端子を駆動してスイッチング素子Q1(13)をオンすることができるものであ」る。
ここで,「CB-端子」は「ダイオードDB(4)」と「コンデンサCB(6)」からなる回路と「PチャネルMOSFET Qx(112)」の中間の点といえ,また,引用発明は「CB-端子」と「スイッチング素子Q1(13)のソース端子」が接続され,「スイッチング素子Q1(13)のゲート端子を駆動」する「電圧」は,「コンデンサCB(6)に充電された電圧」と「ソース」の電圧である「入力電圧VCCが加算された電圧」としている。
してみると,引用発明は.「ダイオードDB(4)」と「コンデンサCB(6)」からなる回路と「PチャネルMOSFET Qx(112)」の中間の点である「CB-端子」と「スイッチング素子Q1(13)のソース端子」を接続し,「CB-端子」を基準に,「CB-端子」の電圧に「コンデンサCB(6)に充電された電圧」を加算した電圧を,「スイッチング素子Q1(13)のゲート端子」に入力する制御を行っているといえ,また,この制御を,上記の引用発明において設けられる制御部で行っていることは明らかである。
したがって,引用発明は,本件補正発明の「前記ブートストラップ回路と第1のスイッチとの中点と接続し基準電位を定め、前記基準電位を基準に前記ブートストラップ回路で生成された電圧を用いて前記スイッチング素子の前記制御端子に出力する制御回路」に相当する構成を有しているものと認められる。

K 引用発明の「ダイオード整流型降圧コンバータ」は,直流電源部と,「スイッチング素子Q1(13)」と,「インダクタンスL1(15)」と,「コンデンサ16」と,「ダイオードD1(14)」と,「ダイオードDB(4)」及び「コンデンサCB(6)」と,「PチャネルMOSFET Qx(112)」と,「NチャネルMOSFET Qy(114)」と,制御部を具備するものであるから,本件補正発明の「電源装置」に相当する。

したがって,本件補正発明と引用発明とを対比すると,両者は,以下の点で一致し,また,相違している。

<一致点>
「整流された直流電力を出力する直流電源部と,
前記直流電源部の出力端に入力端が接続され,制御端に入力する信号でオン・オフする少なくとも1つのスイッチング素子と,
前記スイッチング素子の出力端に直列に一端が接続されるインダクタと,
前記インダクタの他端に接続され,負荷に供給する電圧を平滑するキャパシタと,
前記キャパシタの低電位側にアノードが接続し,前記スイッチング素子の前記出力端に接続して,前記インダクタのエネルギーを還流するダイオードと,
第2のダイオードとキャパシタで構成され前記スイッチング素子の前記制御端に供給する電圧を生成するブートストラップ回路と,
前記ブートストラップ回路の出力端に一端が接続され,他端が前記スイッチング素子の前記出力端に接続される第1のスイッチと,
前記ブートストラップ回路の前記出力端に一端が接続され,他端がグランドに接続され,オン時に前記ブートストラップ回路の前記出力端を前記グランドと接続する第2のスイッチと,
前記第1のスイッチをオフし,前記2のスイッチをオンにする制御と,前記スイッチング素子の始動時に前記第1のスイッチをオンし,前記第2のスイッチをオフする切替制御を行うとともに,前記ブートストラップ回路と第1のスイッチとの中点と接続し基準電位を定め,前記基準電位を基準に前記ブートストラップ回路で生成された電圧を用いて前記スイッチング素子の前記制御端子に出力する制御回路と,
を具備する電源装置。」

<相違点>
「前記第1のスイッチをオフし,前記2のスイッチをオンにする制御」が,本件補正発明では「前記スイッチング素子の始動前」であるのに対して,引用発明ではその旨の特定がされていない点。

エ 判断
上記相違点について検討する。
上記引用文献2,3(上記「イ(イ),(ウ)」参照)に記載されるように,スイッチング素子の始動前にブートストラップ回路のコンデンサを充電しておく必要があることは周知技術である。
そして,引用発明は,引用文献1の段落【0015】(上記「イ(ア)a」参照)に記載されるように,ブートストラップ回路に用いられるコンデンサを常に安定して充電することを課題とするものであるから,当業者であれば,上記周知技術を鑑みて,始動時においてもコンデンサを充電しておく必要があることは,当然に予想できることである。
したがって,引用発明において上記周知技術を鑑みて,始動時においてもブートストラップ回路のコンデンサを充電できるように,制御部による「PチャネルMOSFET Qx(112)」をオフし,「NチャネルMOSFET Qy(114)」をオンにする制御を始動時にも行うことは,当業者が容易に想到し得たことである。
また,本件補正発明の奏する効果は,引用発明,周知技術の奏する効果から予測される範囲内のものにすぎず,格別顕著なものということはできない。
よって,本件補正発明は,引用発明及び周知技術に基づいて,当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない

3 結語
以上検討したとおり,本件補正は,特許法第17条の2第6項において準用する同法第126条第7項の規定に違反するので,同法第159条第1項の規定において読み替えて準用する同法第53条第1項の規定により却下すべきものである。
よって,上記補正の却下の決定の結論のとおり決定する。


第3 本願発明について
1 本願発明
令和2年12月15日付けの手続補正(本件補正)は,上記のとおり却下されたので,本願の請求項1ないし3に係る発明は,令和2年3月23日に補正された特許請求の範囲の請求項1ないし3に記載された事項により特定されるものであるところ,その請求項1に係る発明(以下「本願発明」という。)は上記「第2 1(2)」に本件補正前の請求項1として記載したとおりのものである。

2 原査定の拒絶の理由の概要

この出願の請求項1に係る発明は,その出願前に日本国内又は外国において,頒布された又は電気通信回線を通じて公衆に利用可能となった引用文献1-3に基づいて,その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができない。

1.特開2009-106115号公報
2.特開2013-127939号公報
3.特開2011-155746号公報

3 引用文献,引用発明
原査定の拒絶の理由で引用された引用文献1及びその記載事項並びに引用発明は,上記「第2 2 イ 引用文献,引用発明」で説示したとおりである。

4 対比・判断
本願発明は,上記「第2 2」で検討した本件補正発明の「ブートストラップ回路」についての「第2のダイオードとキャパシタで構成され」るという限定と,さらに,補正前の「制御回路」についての「前記ブートストラップ回路と第1のスイッチとの中点と接続し基準電位を定め、前記基準電位を基準に前記ブートストラップ回路で生成された電圧を用いて前記スイッチング素子の前記制御端子に出力する」という限定を省いたものである。
そうすると,本願発明と引用発明は,上記相違点で相違し,当該相違点は,上記「第2 2 エ」で相違点について説示したのと同様の理由で当業者が容易になし得たことである。
したがって,本願発明は,引用発明及び周知技術に基づいて,当業者が容易に発明をすることができたものである。


第4 むすび
以上のとおり,本願の請求項1に係る発明は,引用文献1に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから,特許法第29条第2項の規定により特許を受けることができないから,他の請求項について検討するまでもなく,本願は拒絶されるべきものである。

よって,結論のとおり審決する。

 
審理終結日 2021-08-31 
結審通知日 2021-09-02 
審決日 2021-09-22 
出願番号 特願2016-187960(P2016-187960)
審決分類 P 1 8・ 121- Z (H02M)
最終処分 不成立  
前審関与審査官 白井 孝治  
特許庁審判長 田中 秀人
特許庁審判官 山崎 慎一
山澤 宏
発明の名称 電源装置及びこの電源装置を備えた照明装置  
代理人 河野 仁志  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ