• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 査定不服 特36条6項1、2号及び3号 請求の範囲の記載不備 取り消して特許、登録 H01L
審判 査定不服 2項進歩性 取り消して特許、登録 H01L
審判 査定不服 特29条の2 取り消して特許、登録 H01L
管理番号 1381367
総通号数
発行国 JP 
公報種別 特許審決公報 
発行日 2022-02-25 
種別 拒絶査定不服の審決 
審判請求日 2020-10-08 
確定日 2022-02-01 
事件の表示 特願2017−533808「逆導通半導体装置」拒絶査定不服審判事件〔平成28年 6月30日国際公開、WO2016/102549、平成30年 2月15日国内公表、特表2018−504778、請求項の数(15)〕について、次のとおり審決する。 
結論 原査定を取り消す。 本願の発明は、特許すべきものとする。 
理由 第1 手続の経緯
本願は、2015年12月22日(パリ条約による優先権主張外国庁受理2014年12月23日、欧州特許庁)を国際出願日とする出願であって、平成30年11月29日付けで手続補正がされ、令和1年10月24日付けで拒絶理由通知がされ、令和2年2月4日付けで意見書が提出され、同年6月2日付けで拒絶査定(原査定)がされ、これに対し、同年10月8日に拒絶査定不服審判の請求がされると同時に手続補正がされ、同年10月13日付けで手続補正書(方式)が提出され、審判請求書の請求の理由が補正された。その後当審において、同年4月21日付けで拒絶理由通知がされ、同年8月10日付けで手続補正がされるとともに意見書が提出されたものである。

第2 原査定の概要
原査定は、本願は、請求項1、3、15に係る発明は、その優先日前の特許出願であって、その出願後に特許掲載公報の発行又は出願公開がされた下記の出願の願書に最初に添付された明細書、特許請求の範囲又は図面に記載された発明と同一であり、しかも、この出願の発明者がその出願前の特許出願に係る上記の発明をした者と同一の者ではなく、またこの出願の優先日の時において、その出願人が上記特許出願の出願人と同一の者でもないので、特許法第29条の2の規定により、特許を受けることができないというもの、本願の請求項1、3、15に係る発明は、下記の引用文献2に記載された発明、下記の引用文献3−5に記載された技術的事項に基いて、当業者が容易に発明できたものであるから、特許法第29条第2項の規定により特許を受けることができないというもの、本願の請求項2、4−14に係る発明は、下記の引用文献2に記載された発明、下記の引用文献3−10に記載された技術的事項に基いて、当業者が容易に発明できたものであるから、特許法第29条第2項の規定により特許を受けることができないというものである。

<引用文献等一覧>
1.特願2013−271576号(特開2015−126192号)
2.国際公開第2014/087522号
3.特開2014−175377号公報
4.W.Chen et al.,A Snapback Suppressed reverse−conducting IGBT with built−in diode by utilizing edge termination,Superlattice and Microstructures,NL,Elsevier Ltd.,2014年 3月15日,Vol.70,pp.109−116(周知技術を示す文献)
5.特開2010−141170号公報(周知技術を示す文献)
6.特表2013−533619号公報
7.特開2014−192433号公報
8.国際公開第2013/153668号
9.特開2014−086483号公報
10.特開2002−222952号公報

第3 本願発明
本願請求項1−15に係る発明(以下、それぞれ「本願発明1」−「本願発明15」という。)は、令和3年8月10日付けの手続補正で補正された特許請求の範囲の請求項1−15に記載された事項により特定される発明であり、本願発明1は以下のとおりの発明である。

「【請求項1】
第1のメインサイド(20)上の第1のメイン電極(2)と、前記第1のメインサイド(20)とは反対側の第2のメインサイド(27)上の第2のメイン電極を有する逆導通MOS装置(1)であって、装置は活性セル領域(10)と前記活性セル領域(10)を前記装置の縁部(14)まで横方向に取り囲む終端領域(12)とを有し、
前記活性セル領域(10)は複数のMOSセル(11)を備え、MOSセルはそれぞれ前記第1および第2のメインサイド(20、27)の間に、第1の導電型のソース層(3)、前記第1の導電型とは異なる第2の導電型のベース層(4)、前記第1の導電型のドリフト層(5)および前記ドリフト層(5)よりも高くドープされた前記第1の導電型の第1の層(50)を備え、それぞれの前記MOSセル(11)内に前記第1のメインサイド(20)上にゲート電極(6)が配置され、
前記第1のメインサイド(20)上に、前記ベース層(4)よりも高い最大ドーピング濃度を有する第2導電型のバー領域(8)が前記活性セル領域(10)と前記終端領域(12)との間に配置され、前記第1のメインサイド(20)に平行な平面で前記活性セル領域(10)を取り囲み、前記バー領域は前記第1のメイン電極(2)に電気的に接続され、
前記第1のメインサイド(20)上で前記終端領域(12)内で前記第2の導電型の連続的な可変横方向ドーピング層(7)が配置され、前記可変横方向ドーピング層のすべての深さにおいてドーピング濃度は前記装置の前記縁部(14)に向かって減少し、前記可変横方向ドーピング層(7)は前記バー領域に接続され、前記第1のメインサイド(20)上で前記第2の導電型の保護層(9)が前記可変横方向ドーピング層(7)内に配置され、前記保護層(9)は、前記保護層(9)に接続された領域において前記可変横方向ドーピング層の最大ドーピング濃度よりも大きい最大ドーピング濃度を有し、前記可変横方向ドーピング層(7)のすべてのエリアは前記バー領域(8)および前記ベース層(4)を介して前記第1のメイン電極(2)に弱く接続され、これにより前記保護層(9)を前記第1のメイン電極(2)に弱く接続することを特徴とする、逆導通MOS装置(1)。」

なお、本願発明2−15は、本願発明1を減縮した発明である。

第4 引用文献、引用発明等
1 引用文献1について
(1)原査定の拒絶の理由に引用された先願1(特願2013−271576号(特開2015−126192号))の願書に最初に添付された明細書、特許請求の範囲又は図面(以下、「当初明細書等」という。)には、図面とともに次の事項が記載されている。

「【技術分野】
【0001】
本明細書では、半導体基板の表面に形成されている表面電極と半導体基板の裏面に形成されている裏面電極の間の抵抗を変えることができる縦型半導体装置を開示する。特に、前記抵抗を変える半導体構造が形成されている素子領域と、素子領域を一巡する周辺領域を備えている縦型半導体装置を開示する。」

「【実施例】
【0016】
図1は、MOSとして動作する第1実施例の縦型半導体装置2の素子領域4から周辺領域6に亘る範囲の断面図を示している。参照番号8は半導体基板9の外周を示している。図1の左方には素子領域4が連続して延びている。半導体基板9はSiCで形成されている。
参照番号10は半導体基板9の表面に形成されている表面電極であり、MOSのソース電極となる。参照番号18は半導体基板9の裏面に形成されている裏面電極であり、MOSのドレイン電極となる。
【0017】
半導体基板の表面から裏面に向かってトレンチが延びている。トレンチの壁面はゲート絶縁膜24で覆われ、その内部にゲート電極26が充填されている。
ゲート絶縁膜24を介してゲート電極26の側面に対向する位置には、半導体基板の表面側からソース領域20とボディ領域12とドリフト領域14の順に積層された積層構造が形成されている。本実施例では、第1導電型がn型であり、第2導電型がp型である。ソース領域20はn型であり、表面側第1導電型領域の実施例である。ボディ領域12はp型であり、第2導電型領域の実施例である。ドリフト領域14はn型であり、裏面側第1導電型領域の実施例である。ドリフト領域14と裏面電極(ドレイン電極)18の間にドレイン領域16が形成されている。ドレイン領域16はn型であり、第1導電型領域の実施例である。ゲート電極26の側面には、ゲート絶縁膜24を介してソース領域20とドリフト領域14を分離しているボディ領域12が対向している。参照番号22は、ボディコンタクト領域であり、表面電極(ソース電極)10にオーミック接触し、ボディ領域12の電位をソース電位に維持する。
【0018】
ソース領域20の不純物濃度は表面電極(ソース電極)10にオーミック接触する程度に濃い。ボディ領域12の不純物濃度は、ゲート電極26に正電圧を印加すると、ゲート絶縁膜24を介してゲート電極26の側面に対向する範囲がn型に反転する程度に薄い。また、ドリフト領域14の不純物濃度は、ゲート電極26に電圧を印加しないと、ボディ領域12とドリフト領域14の界面からドリフト領域14の広い範囲に空乏層が広がる程度に薄い。ドレイン領域16の不純物濃度は裏面電極(ドレイン電極)18にオーミック接触する程度に濃い。
【0019】
上記の半導体構造を備えていると、ゲート電極26に正電圧を印加した状態では、ゲート絶縁膜24を介してゲート電極26の側面に対向する範囲のボディ領域12がn型に反転し、表面電極(ソース電極)10と裏面電極(ドレイン電極)18間の抵抗が低下する。ゲート電極26に正電圧を印加しない状態では、ボディ領域12とドリフト領域14の界面からボディ領域12とドリフト領域14の広い範囲に空乏層が広がり、高い耐圧を得ることができる。
【0020】
最外周のトレンチよりも半導体基板9の外周側には、周辺耐圧構造が形成されている。本明細書では、最外周のトレンチよりも内側の範囲を素子領域4といい、外周側の範囲を周辺領域6といい、その境界を参照符号Bで示す。
周辺領域6では、リサーフ層32とガードリング群30とフローティング層40が形成されている。図示の便宜上、一部のガードリングに対してのみ、参照番号30が付されている。リサーフ層32はp型であり、ガードリング群30よりも不純物濃度が低い。リサーフ層32は、第2導電型不純物低濃度領域の実施例である。リサーフ層32の不純物濃度は一様であってもよいが、半導体基板の外周8に近づくほど徐々に薄くなってもよい。個々のガードリング30もp型であり、第2導電型不純物高濃度リング状領域の実施例である。複数本のガードリングが形成されている。複数本のガードリング30が素子領域4の周囲を多重に取り囲んでいる。最外周のガードリング30bは、リサーフ層32の外側に形成されている。リサーフ層32の外側に形成されているガードリングはなくてもよいし、1本以上を形成してもよい。周辺領域6では、n型ドリフト領域14の中間深さにp型層40が形成されている。p型層40はn型のドリフト領域14によって取り囲まれており、フローティング状態にある。p型層40は、第2導電型フローティング領域の実施例である。p型層40は、素子領域4と周辺領域6の境界位置Bから、最外周のガードリング30bの存在位置D2まで、連続的に形成されている。周辺領域6では、半導体基板9の表面が絶縁膜28で覆われている。また半導体基板0の外周8に接する位置の表面側には、n型の不純物高濃度領域36が形成されている。
p型の領域、例えばボディコンタクト領域22、ボディ領域12、リサーフ層32、ガードリング群30、フローティング層40は、リンを注入して形成することができる。ボロンを注入して形成することもできる。
【0021】
周辺領域6に、リサーフ層32と、ガードリング群30と、フローティング層40が形成されていると、周辺領域6における耐圧が向上する。本実施例の場合、リサーフ層32とガードリング群30を形成してフローティング層40を形成しない場合の周辺領域6の耐圧は1050ボルトであった。それに対して、リサーフ層32とガードリング群30とフローティング層40の全部を形成した場合の周辺領域6の耐圧は1470ボルトであった。フローティング層40を追加することで、耐圧が420ボルト上昇した。
詳しくは後記するように、フローティング層40が最内周のガードリング30aの存在位置Cより内側の位置から半導体基板9の外周8に向けて連続的に延びていると、フローティング層40による耐圧向上効果が顕著に得られる。第1実施例では、フローティング層40の内周側位置Eが、最内周のガードリング30aの存在位置Cよりも内側にあり、上記条件を満たしている。
また、フローティング層40が周辺耐圧構造の外周側位置Dまで連続的に延びていると、フローティング層40による耐圧向上効果が顕著に得られる。周辺耐圧構造の外周側位置Dは、リサーフ層32とガードリング群30の両者が形成されている領域の外周側位置のことをいう。図1に示すように、最外周ガードリング30bの位置D2がリサーフ層32の外周側位置D1より外側にある場合は、リサーフ層32の外周側位置D1が周辺耐圧構造の外周側位置Dとなる。図3に示すように、最外周ガードリング30bの位置D2がリサーフ層32の外周側位置D1より内側にある場合は、最外周ガードリング30bの位置D2が周辺耐圧構造の外周側位置Dとなる。第1実施例では、フローティング層40の外周側位置Fが、周辺耐圧構造の外周側位置Dの外側まで延びており、上記条件を満たしている。
フローティング層40が、最内周のガードリング30aの存在位置Cと周辺耐圧構造の外周側位置Dの間を連続的に延びていると、フローティング層40による耐圧向上効果が顕著に得られる。」

「【0027】
(第6実施例)
図6は、プレーナ-ゲート電極26を利用するMOSを示す。図1〜5に示したトレンチゲート型MOSと、同等または均等の部材には同じ参照番号を付して重複記載を省略する。プレーナ-ゲート電極26を利用する縦型半導体装置の場合でも、最内周ガードリング30aの形成位置Cより内側の位置から、周辺対圧構造の外周側位置Dに一致するかあるいはその外側まで伸びるフローティング領域90を形成することで、周辺領域の耐圧を向上させることができる。」

「【符号の説明】
【0029】
2:MOSとして動作する縦型半導体装置
4:素子領域
6:周辺領域
8:半導体基板の外周
9:半導体基板
10:表面電極(ソース電極)
12:第2導電型領域(p型ボディ領域)
14:裏面側第1導電型領域(n型ドリフト領域)
16:第1導電型領域(n型ドレイン領域)
18:裏面電極(ドレイン電極)
20:表面側第1導電型領域(n型ソース領域)
22:ボディコンタクト領域
24:ゲート絶縁膜
26:ゲート電極
30:第2導電型不純物高濃度リング状領域(ガードリング)
32:第2導電型不純物低濃度領域(リサーフ層)
36:第1導電型領域
40,50,60,70,80,90:第2導電型フローティング領域(p型フローティング層)
A:最外周ゲート電極から内側に2本目のゲート電極の形成位置
B:素子領域と周辺領域の境界:最外周ゲート電極の形成位置
C:最内周ガードリングの形成位置
D1:リサーフ層の外周側位置
D2:最外周ガードリングの形成位置
D:周辺耐圧構造の外周側位置(D1とD2のうちの内側の位置)
E:フローティング領域の内周側位置
F:フローティング領域の外周側位置」

図1、6は、以下のとおりのものである。
図6から、表面電極(ソース電極)10に接触するボディコンタクト領域22であって、ソース領域20が形成されているボディ領域12内に形成されていること、素子領域と周辺領域の境界Bにおける、ソース領域20が形成されていないボディ領域12内に形成されているもの、及びリサーフ層32内に形成されていることが見てとれる。
【図1】

【図6】


(2)上記記載から、上記先願1の当初明細書等には、次の技術的事項が記載されているものと認められる。
ア 先願1の当初明細書等に記載された技術は、素子領域と、素子領域を一巡し、半導体基板9の外周8まで横方向に取り囲む周辺領域を備えている縦型半導体装置に関するものである(【0001】、【0016】)。

イ 図1に示された縦型半導体装置2は、半導体基板9の表面に形成されている表面電極(ソース電極)10と、半導体基板9の裏面に形成されている裏面電極(ドレイン電極)18を有する。

ウ 図1に示された縦型半導体装置2において、半導体基板の表面から裏面に向かって延びているトレンチの内部にゲート電極26が充填され、ゲート電極26の側面に対向する位置には、半導体基板の表面側から、n型のソース領域20とp型のボディ領域12とn型のドリフト領域14の順に積層された積層構造が形成され、ドリフト領域14と裏面電極(ドレイン電極)18の間にn型のドレイン領域16が形成され、表面電極(10)にオーミック接触し、ボディ領域12の電位をソース電位に維持するボディコンタクト領域22が形成されている(【0017】)。

エ ドレイン領域16の不純物濃度は、ドリフト領域14の不純物濃度より濃い(縦型MOS半導体装置における技術常識及び【0018】)。

オ 図1に示された縦型半導体装置2において、最外周のトレンチよりも半導体基板9の外周側には、周辺耐圧構造が形成されており、外周側の範囲を周辺領域6といい、p型のリサーフ層32とp型のガードリング群30とp型のフローティング層40が形成されており、リサーフ層32の不純物濃度は、ガードリング群30よりも低く、半導体基板の外周8に近づくほど徐々に薄くなっている(【0020】)。

カ 図6には、プレーナ-ゲート電極26を利用するMOSとして動作する縦型半導体装置が示されており、図1に示されたトレンチゲート型MOSと同等または均等の部材を有する(【0027】、【0029】)。

キ 図6に示された縦型半導体装置において、最外周ゲート電極の形成位置Bよりも半導体基板9の外周側の範囲は、素子領域を一巡する周辺領域である(上記ア、オ)。

ク 図6に示された縦型半導体装置において、表面電極(ソース電極)10に接触する第1のボディコンタクト領域22が、素子領域と周辺領域の境界Bにおいて、ソース領域20が形成されていないボディ領域12内に形成され、表面電極(ソース電極)10に接触する第2のボディコンタクト領域22とガードリング30群が、リサーフ層32内に形成されている(図6、上記オ)。

(3)したがって、上記先願1の願書に最初に添付された明細書、特許請求の範囲又は図面(以下、「当初明細書等」という。)には、図6に示された縦型半導体装置に関し、次の発明(以下、「先願発明」という。)が記載されていると認められる。

「素子領域と、素子領域を一巡し、半導体基板9の外周8まで横方向に取り囲む周辺領域を備え、プレーナ−ゲート電極26を利用するMOSとして動作する縦型半導体装置であって、
半導体基板9の表面に形成されている表面電極(ソース電極)10と、半導体基板9の裏面に形成されている裏面電極(ドレイン電極)18を有し、
半導体基板9の上にプレーナ−ゲート電極26が形成され、半導体基板の表面側から、n型のソース領域20とp型のボディ領域12とn型のドリフト領域14の順に積層された積層構造が形成され、ドリフト領域14と裏面電極(ドレイン電極)18の間に、ドリフト領域14よりも不純物濃度が濃い、n型のドレイン領域16が形成され、表面電極(ソース電極)10にオーミック接触し、ボディ領域12の電位をソース電位に維持するボディコンタクト領域22が形成され、
最外周ゲート電極の形成位置Bよりも半導体基板9の外周側の範囲の前記周辺領域には、p型のリサーフ層32とp型のガードリング群30が形成されており、リサーフ層32の不純物濃度は、ガードリング群30よりも低く、半導体基板の外周8に近づくほど徐々に薄くなっており、
前記ボディコンタクト領域22のうち、第1のボディコンタクト領域22は、素子領域と周辺領域の境界Bにおいて、ソース領域20が形成されていないボディ領域12内に形成され、第2のボディコンタクト領域22とガードリング群30は、リサーフ層32内に形成されている、縦型半導体装置。」

2 引用文献2について
(1)また、原査定の拒絶の理由に引用された引用文献2(国際公開第2014/087522号)には、図面とともに次の事項が記載されている。

「技術分野
[0001] 本発明は、600V以上の高耐圧パワーモジュールを形成するための半導体装置に関する。」

「[0011] 実施の形態1.
図1は、本発明の実施の形態1に係る半導体装置を示す平面図である。シリコン基板に、トランジスタが形成された活性領域と、活性領域の周囲に配置された終端領域と、両者の間に配置された主PN接合領域とが設けられている。トランジスタのON時に活性領域には主電流が流れるが、終端領域には主電流が流れない。トランジスタのOFF時にバイアス印加により終端領域で空乏層がデバイス横方向に伸び、耐圧を保持する。これにより、半導体装置は目標耐圧以上の耐圧を持つ。
[0012] 図2は、図1のI−IIに沿った断面図である。活性領域においてN−型ドリフト層1上にN型層2とP型エミッタ層3が順に設けられている。N型層2及びP型エミッタ層3(審決注:「型P型エミッタ層3」は誤記と認定した。)を貫通するように複数のトレンチゲート4が設けられている。複数のトレンチゲート4の間においてP型エミッタ層3の一部にP+型コンタクト層5が設けられている。シリコン基板上のエミッタ電極6がP+型コンタクト層5に接続されている。エミッタ電極6とトレンチゲート4は層間絶縁膜7により絶縁されている。N−型ドリフト層1の下側にN型層8とP型コレクタ層9が順に設けられている。P型コレクタ層9にコレクタ電極10が接続されている。これらの構成がトランジスタであるIGBTを構成する。
[0013] 主PN接合領域においてN−型ドリフト層1上にP型層11が設けられている。終端領域は、リング領域LNFLR(Linearly-Narrowed Field Limit Ring)を有する。リング領域LNFLRには、N−型ドリフト層1上にリング状の複数のP型リング層12a〜12fが周期的に並んで設けられている。その外周側にチャネルストッパ領域が設けられている。チャネルストッパ領域には、N−型ドリフト層1上にN型層13が設けられている。N型層13には電極14が接続されている。主PN接合領域と終端領域の上面側は絶縁膜15,16で覆われている。
[0014] なお、主PN接合領域と活性領域との境界部は、活性領域の最外周のP+型コンタクト層5の主PN接合領域側の端部である。主PN接合領域と終端領域との境界部は、P型層11の終端領域側の端部である。」

「[0036] 実施の形態4.
図23は、本発明の実施の形態4に係る半導体装置を示す断面図である。実施の形態1の構成に加えて、終端領域において、リング領域LNFLRの少なくとも一部と重なるP型層21が設けられている。P型層21の表面濃度はP型リング層12a〜12fの表面濃度より小さい。P型層21の深さd2はP型リング層12a〜12fの深さd1より深い。
[0037] リング領域LNFLR内のP型リング層12a〜12fのP型不純物数をN1、P型層21のP型不純物数をN2として以下の条件を満たす。
N1+N2≧(M×BV)γ、M=104〜105、γ=0.55〜1.95
[0038] 本実施の形態では、電圧を持つ部分が、低PN曲率のP型層21の最外周、又は、リング領域LNFLR内のP型リング層12a〜12fの境界となる。このため、電界の集中を緩和・分散することができる。その結果、ターンオフ遮断能力を更に向上し、表面電界を緩和することができる。」

図1、2、23は、以下のとおりのものである。
図23から、P型層21はP型層11に接続されていることが見てとれる。
【図1】

【図2】

【図23】


(2)引用文献2の段落[0014]の上記記載及び図23から、引用文献2には、P型層11の一部に、活性領域の最外周のP+型コンタクト層5が設けられ、シリコン基板上のエミッタ電極6が当該活性領域の最外周のP+型コンタクト層5に接続されたものであるとの技術的事項が記載されているものと認められる。
したがって、上記引用文献2には、図23に示された実施の形態4に関し、次の発明(以下、「引用発明」という。)が記載されていると認められる。

「シリコン基板に、トランジスタが形成された活性領域と、活性領域の周囲に配置された終端領域と、両者の間に配置された主PN接合領域とが設けられ、終端領域の外側にチャネルストッパ領域が設けられており、
活性領域においてN−型ドリフト層1上にN型層2とP型エミッタ層3が順に設けられ、N型層2及びP型エミッタ層3を貫通するように複数のトレンチゲート4が設けられ、複数のトレンチゲート4の間においてP型エミッタ層3の一部にP+型コンタクト層5が設けられ、シリコン基板上のエミッタ電極6がP+型コンタクト層5に接続され、N−型ドリフト層1の下側にN型層8とP型コレクタ層9が順に設けられ、P型コレクタ層9にコレクタ電極10が接続されており、これらの構成がトランジスタであるIGBTを構成し、
主PN接合領域においてN−型ドリフト層1上にP型層11が設けられ、終端領域が有するリング領域LNFLR(Linearly-Narrowed Field Limit Ring)には、N−型ドリフト層1上にリング状の複数のP型リング層12a〜12fが周期的に並んで設けられており、
P型層11の一部に、活性領域の最外周のP+型コンタクト層5が設けられ、エミッタ電極6が当該活性領域の最外周のP+型コンタクト層5に接続されており、
更に、終端領域において、リング領域LNFLRの少なくとも一部と重なるP型層21が設けられ、P型層21はP型層11に接続されており、P型層21の表面濃度はP型リング層12a〜12fの表面濃度より小さく、P型層21の深さd2はP型リング層12a〜12fの深さd1より深い、IGBT。」

第5 先願発明との対比・判断
1 本願発明1について
(1)対比
本願発明1と先願発明とを対比すると、次のことがいえる。

ア 先願発明における「MOSとして動作する縦型半導体装置」、「素子領域」、「周辺領域」、「半導体基板9の外周8」、「表面電極(ソース電極)10」、「裏面電極(ドレイン電極)18」、「プレーナ−ゲート電極26」、「n型のソース領域20」、「p型のボディ領域12」、「n型のドリフト領域14」、「ドリフト領域14よりも不純物濃度が濃い、n型のドレイン領域16」、「p型のガードリング群30」は、それぞれ、本願発明1における「逆導通MOS装置」、「活性セル領域」、「終端領域」、「前記装置の縁部」、「第1のメイン電極」、「第2のメイン電極」、「ゲート電極」「第1の導電型のソース層」、「第2の導電型のベース層」、「前記第1の導電型のドリフト層」、「前記ドリフト層よりも高くドープされた前記第1の導電型の第1の層」、「保護層」に相当する。

イ 先願発明は、「素子領域と、素子領域を一巡し、半導体基板9の外周8まで横方向に取り囲む周辺領域を備え、プレーナ−ゲート電極26を利用するMOSとして動作する縦型半導体装置であって、半導体基板9の表面に形成されている表面電極(ソース電極)10と、半導体基板9の裏面に形成されている裏面電極(ドレイン電極)18を有」するものであるから、本願発明1と先願発明とは、「第1のメインサイド上の第1のメイン電極と、前記第1のメインサイドとは反対側の第2のメインサイド上の第2のメイン電極を有する逆導通MOS装置であって、装置は活性セル領域と前記活性セル領域を前記装置の縁部まで横方向に取り囲む終端領域とを有し、前記活性セル領域は複数のMOSセルを備え」る点で一致する。

ウ 先願発明は、「半導体基板9の上にプレーナ−ゲート電極26が形成され、半導体基板の表面側から、n型のソース領域20とp型のボディ領域12とn型のドリフト領域14の順に積層された積層構造が形成され、ドリフト領域14と裏面電極(ドレイン電極)18の間に、ドリフト領域14よりも不純物濃度が濃い、n型のドレイン領域16が形成され」たものであるから、本願発明1と先願発明とは、「MOSセルはそれぞれ前記第1および第2のメインサイドの間に、第1の導電型のソース層、前記第1の導電型とは異なる第2の導電型のベース層、前記第1の導電型のドリフト層および前記ドリフト層よりも高くドープされた前記第1の導電型の第1の層を備え、それぞれの前記MOSセル内に前記第1のメインサイド上にゲート電極が配置され」る点で一致する。

エ 本願発明1における「前記第1のメインサイド(20)上に、前記ベース層(4)よりも高い最大ドーピング濃度を有する第2導電型のバー領域(8)が前記活性セル領域(10)と前記終端領域(12)との間に配置され、前記第1のメインサイド(20)に平行な平面で前記活性セル領域(10)を取り囲み、前記バー領域は前記第1のメイン電極(2)に電気的に接続され」と、先願発明における「表面電極(ソース電極)10にオーミック接触し、ボディ領域12の電位をソース電位に維持するボディコンタクト領域22が形成され」、「第1のボディコンタクト領域22は、素子領域と周辺領域の境界Bにおいて、ソース領域20が形成されていないボディ領域12内に形成され、第2のボディコンタクト領域22は、リサーフ層32内に形成されている」とを対比する。

先願発明の「第1のボディコンタクト領域22」は、「表面電極(ソース電極)10にオーミック接触し、ボディ領域12の電位をソース電位に維持する」ものであり、「素子領域と周辺領域の境界Bにおいて」形成されるものであるから、オーミック接触の技術常識に照らすと、先願発明1の「第1のボディコンタクト領域22」は、本願発明1の「前記ベース層よりも高い最大ドーピング濃度を有する第2導電型のバー領域」に対応する。
したがって、本願発明1と先願発明とは、「前記第1のメインサイド上に、前記ベース層よりも高い最大ドーピング濃度を有する第2導電型のバー領域が前記活性セル領域と前記終端領域との間に配置され、前記第1のメインサイドに平行な平面で前記活性セル領域を取り囲み、前記バー領域は前記第1のメイン電極に電気的に接続され」る点で一致する。

オ 本願発明1の「前記第1のメインサイド(20)上で前記終端領域(12)内で前記第2の導電型の連続的な可変横方向ドーピング層(7)が配置され、前記可変横方向ドーピング層のすべての深さにおいてドーピング濃度は前記装置の前記縁部(14)に向かって減少し、前記可変横方向ドーピング層(7)は前記バー領域に接続され、前記第1のメインサイド(20)上で前記第2の導電型の保護層(9)が前記可変横方向ドーピング層(7)内に配置され、前記保護層(9)は、前記保護層(9)に接続された領域において前記可変横方向ドーピング層の最大ドーピング濃度よりも大きい最大ドーピング濃度を有し」と、先願発明の「最外周ゲート電極の形成位置Bよりも半導体基板9の外周側の範囲の前記周辺領域には、p型のリサーフ層32とp型のガードリング群30とp型のフローティング層40が形成されており、リサーフ層32の不純物濃度は、ガードリング群30よりも低く、半導体基板の外周8に近づくほど徐々に薄くなっており」、「前記ボディコンタクト領域22のうち」、「第2のボディコンタクト領域22とガードリング群30は、リサーフ層32内に形成されている」とを対比する。

(ア)先願発明の「p型のリサーフ層32」は、「前記周辺領域」に「形成されており」、「リサーフ層32の不純物濃度」は、「半導体基板の外周8に近づくほど徐々に薄くなって」いるから、先願発明の「p型のリサーフ層32」は、本願発明1の「前記第1のメインサイド(20)上で前記終端領域(12)内」で「配置され」た「前記第2の導電型の連続的な可変横方向ドーピング層(7)」に対応し、また、本願発明1と先願発明とは、「前記可変横方向ドーピング層のすべての深さにおいてドーピング濃度は前記装置の前記縁部に向かって減少」する点で一致する。

(イ)また、先願発明において、「表面電極(ソース電極)10にオーミック接触し、ボディ領域12の電位をソース電位に維持するボディコンタクト領域22が形成され」、「第2のボディコンタクト領域22」は、「リサーフ層32内に形成されている」ところ、「第2のボディコンタクト領域22」は、「表面電極(ソース電極)10にオーミック接触し」、「リサーフ層32内に形成されている」といえるから、オーミック接触の技術常識に照らすと、「リサーフ層32」は、第2のボディコンタクト領域22を介して表面電極(ソース電極)10に接続されるといえる。
また、「第1のボディコンタクト領域22」(バー領域)は、「表面電極(ソース電極)10にオーミック接触」するから、そうすると、先願発明において、「リサーフ層32」は、第2のボディコンタクト領域22及び表面電極(ソース電極)10を介して、「第1のボディコンタクト領域22に接続され」るといえる。

(ウ)先願発明において、「リサーフ層32の不純物濃度は、ガードリング群30よりも低」いから、「p型ガードリング群30」は、p型ガードリング群30に接続された領域においてp型のリサーフ層32の最大ドーピング濃度よりも大きい最大ドーピング濃度を有するといえる。

(エ)したがって、本願発明1と先願発明とは、「前記第1のメインサイド上で前記終端領域内で前記第2の導電型の連続的な可変横方向ドーピング層が配置され、前記可変横方向ドーピング層のすべての深さにおいてドーピング濃度は前記装置の前記縁部に向かって減少し、前記可変横方向ドーピング層は前記バー領域に接続され、前記第1のメインサイド上で前記第2の導電型の保護層が前記可変横方向ドーピング層内に配置され、前記保護層は、前記保護層に接続された領域において前記可変横方向ドーピング層の最大ドーピング濃度よりも大きい最大ドーピング濃度を有」する点で一致する。

カ 本願発明1の「前記可変横方向ドーピング層(7)のすべてのエリアは前記バー領域(8)および前記ベース層(4)を介して前記第1のメイン電極(2)に弱く接続され、これにより前記保護層(9)を前記第1のメイン電極(2)に弱く接続する」と、先願発明の「表面電極(ソース電極)10にオーミック接触し、ボディ領域12の電位をソース電位に維持するボディコンタクト領域22が形成され」、「前記ボディコンタクト領域22のうち」、「第2のボディコンタクト領域22とガードリング群30は、リサーフ層32内に形成されている」とを対比する。

上記オ(イ)のとおり、先願発明において、「第2のボディコンタクト領域22」は、「表面電極(ソース電極)10にオーミック接触し」、「リサーフ層32内に形成されている」から、「リサーフ層32」は、第2のボディコンタクト領域22を介して表面電極(ソース電極)10に弱く接続されるといえる。同様に、「ガードリング群30は、リサーフ層32内に形成されている」から、「ガードリング群30」も表面電極(ソース電極)10に弱く接続されているといえる。
したがって、本願発明1と先願発明とは、「前記可変横方向ドーピング層のすべてのエリアは前記第1のメイン電極に弱く接続され、これにより前記保護層を前記第1のメイン電極に弱く接続する」ものである点で共通する。

キ したがって、本願発明1と先願発明との間には、次の一致点、相違点があるといえる。

<一致点>
「第1のメインサイド上の第1のメイン電極と、前記第1のメインサイドとは反対側の第2のメインサイド上の第2のメイン電極を有する逆導通MOS装置であって、装置は活性セル領域と前記活性セル領域を前記装置の縁部まで横方向に取り囲む終端領域とを有し、
前記活性セル領域は複数のMOSセルを備え、MOSセルはそれぞれ前記第1および第2のメインサイドの間に、第1の導電型のソース層、前記第1の導電型とは異なる第2の導電型のベース層、前記第1の導電型のドリフト層および前記ドリフト層よりも高くドープされた前記第1の導電型の第1の層を備え、それぞれの前記MOSセル内に前記第1のメインサイド上にゲート電極が配置され、
前記第1のメインサイド上に、前記ベース層よりも高い最大ドーピング濃度を有する第2導電型のバー領域が前記活性セル領域と前記終端領域との間に配置され、前記第1のメインサイドに平行な平面で前記活性セル領域を取り囲み、前記バー領域は前記第1のメイン電極に電気的に接続され、
前記第1のメインサイド上で前記終端領域内で前記第2の導電型の連続的な可変横方向ドーピング層が配置され、前記可変横方向ドーピング層のすべての深さにおいてドーピング濃度は前記装置の前記縁部に向かって減少し、前記可変横方向ドーピング層は前記バー領域に接続され、前記第1のメインサイド上で前記第2の導電型の保護層が前記可変横方向ドーピング層内に配置され、前記保護層は、前記保護層に接続された領域において前記可変横方向ドーピング層の最大ドーピング濃度よりも大きい最大ドーピング濃度を有し、前記可変横方向ドーピング層のすべてのエリアは前記第1のメイン電極に弱く接続され、これにより前記保護層を前記第1のメイン電極に弱く接続することを特徴とする、逆導通MOS装置。」

<相違点>
本願発明1は、「前記可変横方向ドーピング層のすべてのエリアは前記バー領域および前記ベース層を介して前記第1のメイン電極に弱く接続され、これにより前記保護層を前記第1のメイン電極に弱く接続する」という構成を備えるのに対し、先願発明では、「リサーフ層32」(可変横方向ドーピング層)は、第2のボディコンタクト領域22を介して表面電極(ソース電極)10に接続されるといえるものであり、第1のボディコンタクト領域22(バー領域)およびボディ領域12(ベース層)を介して表面電極(ソース電極)10に接続されておらず、本願発明1の上記のような構成を備えていない点。
したがって、上記相違点は実質的なものであるから、本願発明1は、先願発明と同一であるとはいえない。

2 本願発明3、15について
本願発明3、15も、本願発明1の「前記可変横方向ドーピング層のすべてのエリアは前記バー領域および前記ベース層を介して前記第1のメイン電極に弱く接続され、これにより前記保護層を前記第1のメイン電極に弱く接続する」と同様の構成を備えるものであるから、本願発明1と同じ理由により、本願発明3、15は、先願発明と同一であるとはいえない。

第6 引用発明との対比・判断
1 本願発明1について
(1)対比
本願発明1と引用発明とを対比すると、次のことがいえる。

ア 引用発明における「活性領域」、「終端領域とチャネルストッパ領域」、「N−型ドリフト層1」、「P型エミッタ層3」、「N型層2」、「エミッタ電極6」、「コレクタ電極10」、「トレンチゲート」、「P型リング層12a〜12f」は、それぞれ、本願発明1における「活性セル領域」、「終端領域」、「ドリフト層」、「ソース層」、「ベース層」、「第1のメイン電極」、「第2のメイン電極」、「ゲート電極」、「保護層」に相当ないし対応する。
引用発明の「IGBT」は、本願発明1の「逆導通MOS装置」に対応し、両者は「MOS装置」である点で共通し、引用発明における「P型層21」は、本願発明1における「第2の導電型の連続的な可変横方向ドーピング層」に対応し、両者は「前記ドリフト層の導電型とは異なる導電型のドーピング層」である点で共通する。

イ 引用発明は、「シリコン基板に、トランジスタが形成された活性領域と、活性領域の周囲に配置された終端領域と、両者の間に配置された主PN接合領域とが設けられ、終端領域の外側にチャネルストッパ領域が設けられて」いる「IGBT」であり、また、「エミッタ電極6」は「シリコン基板上のエミッタ電極6」であり、「P型コレクタ層9にコレクタ電極10が接続されて」いるものであるところ、シリコン基板の上側、下側はそれぞれ本願発明1の「第1のメインサイド」、「第2のメインサイド」に対応するといえるから、本願発明1と引用発明とは、「第1のメインサイド上の第1のメイン電極と、前記第1のメインサイドとは反対側の第2のメインサイド上の第2のメイン電極を有するMOS装置であって、装置は活性セル領域と前記活性セル領域を前記装置の縁部まで横方向に取り囲む終端領域とを有」する点で共通する。

ウ 本願発明1における「前記活性セル領域(10)は複数のMOSセル(11)を備え、MOSセルはそれぞれ前記第1および第2のメインサイド(20、27)の間に、第1の導電型のソース層(3)、前記第1の導電型とは異なる第2の導電型のベース層(4)、前記第1の導電型のドリフト層(5)および前記ドリフト層(5)よりも高くドープされた前記第1の導電型の第1の層(50)を備え、それぞれの前記MOSセル(11)内に前記第1のメインサイド(20)上にゲート電極(6)が配置され」と、引用発明における「シリコン基板に、トランジスタが形成された活性領域」が「設けられ」、「活性領域においてN−型ドリフト層1上にN型層2とP型エミッタ層3が順に設けられ、N型層2及びP型エミッタ層3を貫通するように複数のトレンチゲート4が設けられ、複数のトレンチゲート4の間においてP型エミッタ層3の一部にP+型コンタクト層5が設けられ、シリコン基板上のエミッタ電極6がP+型コンタクト層5に接続され、N−型ドリフト層1の下側にN型層8とP型コレクタ層9が順に設けられ、P型コレクタ層9にコレクタ電極10が接続されており、これらの構成がトランジスタであるIGBTを構成し」とを対比する。

引用発明において、「複数のトレンチゲート4」が設けられているから、「複数のMOSセル」を備えていることが明らかである。また、引用発明において、「N型層8」は「N−型ドリフト層1よりも高くドープされた層」であるといえるから、本願発明1の「第1の層」に対応する。
したがって、本願発明1と引用発明とは、「前記活性セル領域は複数のMOSセルを備え、MOSセルはそれぞれ前記第1および第2のメインサイドの間に、第1の導電型のソース層、前記第1の導電型とは異なる第2の導電型のベース層、ドリフト層および前記ドリフト層よりも高くドープされた前記ドリフト層と同じ導電型の第1の層を備え、それぞれの前記MOSセル内に前記第1のメインサイド上にゲート電極が配置され」たものである点で共通する。

エ 本願発明1における「前記第1のメインサイド(20)上に、前記ベース層(4)よりも高い最大ドーピング濃度を有する第2導電型のバー領域(8)が前記活性セル領域(10)と前記終端領域(12)との間に配置され、前記第1のメインサイド(20)に平行な平面で前記活性セル領域(10)を取り囲み、前記バー領域は前記第1のメイン電極(2)に電気的に接続され」と、引用発明における「シリコン基板に、トランジスタが形成された活性領域と、活性領域の周囲に配置された終端領域と、両者の間に配置された主PN接合領域とが設けられ」、「主PN接合領域においてN−型ドリフト層1上にP型層11が設けられ」、「P型層11の一部に、活性領域の最外周のP+型コンタクト層5が設けられ、エミッタ電極6が当該活性領域の最外周のP+型コンタクト層5に接続されており」とを対比する。

引用発明において、「主PN接合領域」は「両者(活性領域と終端領域)の間に配置された」領域であり、「P型層11」は「主PN接合領域においてN−型ドリフト層1上」に設けられているから、「P型層11」は、シリコン基板の上側(第1のメインサイド)上に、「活性領域」と「終端領域とチャネルストッパ領域」との間に配置され、前記シリコン基板の上側に平行な平面で活性領域を取り囲むものであるといえる。
また、引用発明において、「P型層11の一部に、活性領域の最外周のP+型コンタクト層5が設けられ、エミッタ電極6が当該活性領域の最外周のP+型コンタクト層5に接続されて」いるから、「P型層11」は「エミッタ電極6」に電気的に接続されたものであるといえる。
したがって、本願発明1と引用発明とは、「前記第1のメインサイド上に、前記ドリフト層の導電型と異なる導電型のバー領域が前記活性セル領域と前記終端領域との間に配置され、前記第1のメインサイドに平行な平面で前記活性セル領域を取り囲み、前記バー領域は前記第1のメイン電極に電気的に接続され」たものである点で共通する。

オ 本願発明1における「前記第1のメインサイド(20)上で前記終端領域(12)内で前記第2の導電型の連続的な可変横方向ドーピング層(7)が配置され、前記可変横方向ドーピング層のすべての深さにおいてドーピング濃度は前記装置の前記縁部(14)に向かって減少し、前記可変横方向ドーピング層(7)は前記バー領域に接続され」と、引用発明における「終端領域が有するリング領域LNFLR(Linearly-Narrowed Field Limit Ring)には、N−型ドリフト層1上にリング状の複数のP型リング層12a〜12fが周期的に並んで設けられており」、「更に、終端領域において、リング領域LNFLRの少なくとも一部と重なるP型層21が設けられ、P型層21はP型層11に接続されており」とを対比する。

引用発明において、「終端領域が有するリング領域LNFLR(Linearly-Narrowed Field Limit Ring)には、N−型ドリフト層1上にリング状の複数のP型リング層12a〜12fが周期的に並んで設けられており」、「終端領域において、リング領域LNFLRの少なくとも一部と重なるP型層21が設けられ」ているから、「P型層21」は、シリコン基板の上側(第1のメインサイド)上で終端領域内で配置されたものであるといえる。
したがって、本願発明1と引用発明とは、「前記第1のメインサイド上で前記終端領域内で前記ドリフト層の導電型と異なる導電型のドーピング層が配置され、前記ドーピング層は前記バー領域に接続され」の点で共通する。

カ 本願発明1における「前記第1のメインサイド(20)上で前記第2の導電型の保護層(9)が前記可変横方向ドーピング層(7)内に配置され、前記保護層(9)は、前記保護層(9)に接続された領域において前記可変横方向ドーピング層の最大ドーピング濃度よりも大きい最大ドーピング濃度を有し」と、引用発明における「終端領域が有するリング領域LNFLR(Linearly-Narrowed Field Limit Ring)には、N−型ドリフト層1上にリング状の複数のP型リング層12a〜12fが周期的に並んで設けられており」、「終端領域において、リング領域LNFLRの少なくとも一部と重なるP型層21が設けられ、P型層21はP型層11に接続されており、P型層21の表面濃度はP型リング層12a〜12fの表面濃度より小さく、P型層21の深さd2はP型リング層12a〜12fの深さd1より深い」とを対比する。

引用発明において、「N−型ドリフト層1上にリング状の複数のP型リング層12a〜12fが周期的に並んで設けられており」、「リング領域LNFLRの少なくとも一部と重なるP型層21が設けられ」、「P型層21の深さd2はP型リング層12a〜12fの深さd1より深い」から、「P型リング層12a〜12f」は、シリコン基板の上側(第1のメインサイド)上でP型層21内に配置されたものであるといえる。
したがって、本願発明1と引用発明とは、「前記第1のメインサイド上で前記ドリフト層の導電型と異なる導電型の保護層が前記ドーピング層内に配置され」たものである点で共通する。

キ 本願発明1における「前記可変横方向ドーピング層(7)のすべてのエリアは前記バー領域(8)および前記ベース層(4)を介して前記第1のメイン電極(2)に弱く接続され、これにより前記保護層(9)を前記第1のメイン電極(2)に弱く接続する」と、引用発明における「終端領域が有するリング領域LNFLR(Linearly-Narrowed Field Limit Ring)には、N−型ドリフト層1上にリング状の複数のP型リング層12a〜12fが周期的に並んで設けられており、P型層11の一部に、活性領域の最外周のP+型コンタクト層5が設けられ、エミッタ電極6が当該活性領域の最外周のP+型コンタクト層5に接続されており、更に、終端領域において、リング領域LNFLRの少なくとも一部と重なるP型層21が設けられ、P型層21はP型層11に接続されており」とを対比する。

引用発明において、「P型層11の一部に、活性領域の最外周のP+型コンタクト層5が設けられ、エミッタ電極6が当該活性領域の最外周のP+型コンタクト層5に接続されており」、「P型層21はP型層11に接続されて」いるから、「P型層21のすべてのエリア」は、P型層11を介してエミッタ電極6に弱く接続されているといえる。
引用発明において、更に、「リング領域LNFLR(Linearly-Narrowed Field Limit Ring)には、N−型ドリフト層1上にリング状の複数のP型リング層12a〜12fが周期的に並んで設けられており」、「リング領域LNFLRの少なくとも一部と重なるP型層21が設けられ」、「P型層21の深さd2はP型リング層12a〜12fの深さd1より深い」から、「P型リング層12a〜12f」もエミッタ電極6に弱く接続されているといえる。
したがって、本願発明1と引用発明とは、「前記ドーピング層のすべてのエリアは前記バー領域を介して前記第1のメイン電極に弱く接続され、これにより前記保護層を前記第1のメイン電極に弱く接続する」ものである点で共通する。

ク したがって、本願発明1と引用発明との間には、次の一致点、相違点があるといえる。

<一致点>
「第1のメインサイド上の第1のメイン電極と、前記第1のメインサイドとは反対側の第2のメインサイド上の第2のメイン電極を有するMOS装置であって、装置は活性セル領域と前記活性セル領域を前記装置の縁部まで横方向に取り囲む終端領域とを有し、
前記活性セル領域は複数のMOSセルを備え、MOSセルはそれぞれ前記第1および第2のメインサイドの間に、第1の導電型のソース層、前記第1の導電型とは異なる第2の導電型のベース層、ドリフト層および前記ドリフト層よりも高くドープされた前記ドリフト層の導電型と同じ導電型の第1の層を備え、それぞれの前記MOSセル内に前記第1のメインサイド上にゲート電極が配置され、
前記第1のメインサイド上に、前記ドリフト層の導電型と異なる導電型のバー領域が前記活性セル領域と前記終端領域との間に配置され、前記第1のメインサイドに平行な平面で前記活性セル領域を取り囲み、前記バー領域は前記第1のメイン電極に電気的に接続され、
前記第1のメインサイド上で前記終端領域内で前記ドリフト層の導電型と異なる導電型のドーピング層が配置され、前記ドーピング層は前記バー領域に接続され、前記第1のメインサイド上で前記ドリフト層の導電型と異なる導電型の保護層が前記ドーピング層内に配置され、前記ドーピング層のすべてのエリアは前記バー領域を介して前記第1のメイン電極に弱く接続され、これにより前記保護層を前記第1のメイン電極に弱く接続する、MOS装置。」

<相違点>
<相違点1>
本願発明1は「逆導通MOS装置(1)」に係る発明であるのに対し、引用発明の「IGBT」はそのようなものではない点。

<相違点2>
各層や領域の導電型について、本願発明1では、「ドリフト層(5)」、「第1の層(50)」の導電型は、「ソース層(3)」の導電型と同じ「第1の導電型」であり、「バー領域(8)」、「可変横方向ドーピング層(7)」、「保護層(9)」の導電型は、「ベース層(4)」の導電型と同じ「第2の導電型」であるのに対し、引用発明では、「N−型ドリフト層1」、「N型層8」は、「P型エミッタ層3」と異なる導電型であり、「P型層11」、「P型層21」、「P型リング層12a〜12f」は、「N型層2」と異なる導電型である点。

<相違点3>
バー領域について、本願発明1では、「(第2の導電型の)前記ベース層(4)よりも高い最大ドーピング濃度を有する第2導電型のバー領域(8)」であるのに対し、引用発明では、「P型層11」(バー領域)について、当該P型層11の導電型と異なる導電型のN型層2(ベース層)のドーピング濃度との関係が特定されていない点。

<相違点4>
本願発明1では、「前記可変横方向ドーピング層のすべての深さにおいてドーピング濃度は前記装置の前記縁部(14)に向かって減少し」ているのに対し、引用発明では、「P型層21」について、そのような特定はなされていない点。

<相違点5>
本願発明1では、「(第2の導電型の)前記保護層(9)は、前記保護層(9)に接続された領域において(第2の導電型の)前記可変横方向ドーピング層の最大ドーピング濃度よりも大きい最大ドーピング濃度を有し」ているのに対し、引用発明では、「P型層21の表面濃度はP型リング層12a〜12fの表面濃度より小さ」いものの、「P型リング層12a〜12f」が、P型層21の最大ドーピング濃度よりも大きい最大ドーピング濃度を有しているかは不明である点。

<相違点6>
可変横方向ドーピング層の第1のメイン電極への接続について、本願発明1では、「前記可変横方向ドーピング層(7)のすべてのエリアは前記バー領域(8)および前記ベース層(4)を介して前記第1のメイン電極(2)に弱く接続され」ているのに対し、引用発明では、「P型層21のすべてのエリア」は、「P型層11」を介してエミッタ電極6に弱く接続されているといえるものの、「P型層11およびN型層2」を介して接続されているものではない点。

(2)相違点についての判断
事案に鑑み、まず、相違点2、6について検討する。
引用発明において、P型層11とN型層2、N−型ドリフト層1は導電型が異なり、P型層11とN型層2の間若しくはP型層11とN−型ドリフト層1の間にPN接合が形成されるものであるから、相違点2及び相違点6に係る本願発明1の構成とするためには、例えば、N型層2の導電型を逆導電型としてP型層に代えるとともに、P型エミッタ層3をN型エミッタに代えるなどとすることで、「P型層21(本願発明1の「可変横方向ドーピング層」に対応する。)のすべてのエリア」を「前記バー領域および前記ベース層」を介してエミッタ電極6に弱く接続されたものとすることができる。
しかしながら、上記(1)エのとおり、「P型層11」は「エミッタ電極6」に電気的に接続されたものであるといえるから、引用発明において、P型層21の全てのエリアは、P型層11を介してエミッタ電極6に電気的に接続されたものとなっており、また、N型層2の導電型を逆導電型としてP型層に代えるとともに、P型エミッタ層3をN型エミッタに代えるなどとすることは、引用発明における「トランジスタであるIGBT」の構成をIGBTの構成ではないものとすることになる。
したがって、引用発明において、「P型層21のすべてのエリア」を「前記バー領域および前記ベース層」を介してエミッタ電極6に弱く接続されたものとすることは、当業者に動機付けがなく、むしろ阻害要因があるといえる。
そして、「前記可変横方向ドーピング層(7)のすべてのエリアは前記バー領域(8)および前記ベース層(4)を介して前記第1のメイン電極(2)に弱く接続され」という構成は、引用文献3−10には記載されておらず、また、当該技術分野における慣用技術でもない。
したがって、引用文献3−10に記載された技術的事項に接した当業者であっても、引用発明において、上記相違点2、6に係る本願発明1の構成のものとすることはできない。
よって、上記相違点1、3−5について判断するまでもなく、本願発明1は、当業者であっても、引用発明、引用文献3−10に記載された技術的事項に基づいて容易に発明できたものではない。

2 本願発明2−15について
本願発明2−15も、本願発明1の「前記可変横方向ドーピング層(7)のすべてのエリアは前記バー領域(8)および前記ベース層(4)を介して前記第1のメイン電極(2)に弱く接続され」と同様の構成を備えるものであるから、本願発明1と同じ理由により、本願発明3、15は、当業者であっても、引用発明、引用文献3−10に記載された技術的事項に基づいて容易に発明できたものではない。

第7 原査定についての判断
令和3年8月10日付け手続補正により補正された請求項1は、「前記可変横方向ドーピング層(7)のすべてのエリアは前記バー領域(8)および前記ベース層(4)を介して前記第1のメイン電極(2)に弱く接続され」という構成を有するものとなっており、上記のとおり、本願発明1、3、15は、先願発明と同一であるとはいえず、また、本願発明1、3、15は、当業者であっても、上記引用文献2に記載された発明(引用発明)、上記引用文献3−5に記載された技術的事項に基づいて、容易に発明できたものではなく、本願発明2、4−14は、当業者であっても、上記引用文献2に記載された発明(引用発明)、上記引用文献3−10に記載された技術的事項に基づいて、容易に発明できたものではない。したがって、原査定を維持することはできない。

第8 当審拒絶理由について
1 特許法第36条第6項第2号について
当審では、「請求項1には、「前記可変横方向ドーピング層(7)のすべてのエリアは前記第1のメイン電極(2)に弱く接続され、これにより前記保護層(9)を前記第1のメイン電極(2)に弱く接続する」と記載されているが、「弱く接続され」とは、「前記可変横方向ドーピング層(7)」が「前記第1のメイン電極(2)」にどのように接続されることを意味するのか明確でない。よって、請求項1及び請求項1を直接的又は間接的に引用する請求項2〜15に係る発明は、明確でない。」との拒絶の理由を通知しているが、令和3年8月10日付けの補正において、「前記可変横方向ドーピング層(7)のすべてのエリアは前記バー領域(8)および前記ベース層(4)を介して前記第1のメイン電極(2)に弱く接続され、これにより前記保護層(9)を前記第1のメイン電極(2)に弱く接続する」(下線部は補正箇所)と補正された結果、この拒絶の理由は解消した。

第9 むすび
以上のとおり、本願発明1、3、15は、先願発明と同一であるとはいえず、また、本願発明1、3、15は、当業者であっても、上記引用文献2に記載された発明(引用発明)及び上記引用文献3−5に記載された技術的事項に基づいて、容易に発明できたものではなく、本願発明2、4−14は、当業者であっても、上記引用文献2に記載された発明(引用発明)、上記引用文献3−10に記載された技術的事項に基づいて、容易に発明できたものではない。
したがって、原査定の理由によっては、本願を拒絶することはできない。
また、他に本願を拒絶すべき理由を発見しない。
よって、結論のとおり審決する。
 
審決日 2022-01-12 
出願番号 P2017-533808
審決分類 P 1 8・ 121- WY (H01L)
P 1 8・ 537- WY (H01L)
P 1 8・ 16- WY (H01L)
最終処分 01   成立
特許庁審判長 辻本 泰隆
特許庁審判官 恩田 春香
小川 将之
発明の名称 逆導通半導体装置  
代理人 特許業務法人深見特許事務所  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ