• ポートフォリオ機能


ポートフォリオを新規に作成して保存
既存のポートフォリオに追加保存

  • この表をプリントする
PDF PDFをダウンロード
審決分類 審判 訂正 4項(134条6項)独立特許用件 訂正する H03M
審判 訂正 ただし書き2号誤記又は誤訳の訂正 訂正する H03M
管理番号 1258475
審判番号 訂正2012-390053  
総通号数 152 
発行国 日本国特許庁(JP) 
公報種別 特許審決公報 
発行日 2012-08-31 
種別 訂正の審決 
審判請求日 2012-04-24 
確定日 2012-06-14 
訂正明細書 有 
事件の表示 特許第4090053号に関する訂正審判事件について、次のとおり審決する。 
結論 特許第4090053号に係る明細書を本件審判請求書に添付された訂正明細書のとおり訂正することを認める。 
理由 第1.請求の要旨
本件審判の請求の要旨は、特許第4090053号発明(2002年10月2日国際出願(パリ条約による優先権主張・外国庁受理2001年10月15日ドイツ国、2002年2月19日欧州特許庁)、平成20年3月7日設定登録)の明細書を審判請求書に添付した訂正明細書のとおり、すなわち、下記のとおり訂正することを求めるものである。

(訂正事項)
特許明細書の段落0029を、
「【数1】

であり、これは送信されたNｔ,ｓｙｓによって完全に占有された行の数である。系列ビット(使用される“ブラケット”は近い整数に向かって丸めることを表している)は」
から

「【数1】

であり、これは送信されたNｔ,ｓｙｓによって完全に占有された行の数である。系列ビット(使用される“ブラケット”は、小さくする方向で最も近い整数、または等しい整数に丸めるための記号である)は」
と訂正する。(下線部は訂正箇所を示す。)

第2 当審の判断
1.訂正の目的の適否、新規事項の有無、及び拡張・変更の存否について
本件明細書の段落0029には、【数1】としてNｒに係る定義式

が示されており、訂正前の当該段落には、前記【数1】中に用いられている括弧、すなわちブラケットに関し、「使用される“ブラケット”は近い整数に向かって丸めることを表している」と記載されていた。

ここで、本件の国際出願時の明細書には、当該ブラケットに関し、9頁2行?4行に「the used "brachet" is a notation for rounding downwards to the next lower or equal integer number」(国際公開第03/034640号参照)と記載されており、本件訂正事項は、当該ブラケットに関し、「使用される“ブラケット”は、小さくする方向で最も近い整数、または等しい整数に丸めるための記号である 」と訂正するものであるが、この訂正に係る記載は、上記国際出願の明細書の記載の訳として適合するものである。
さらに、当該ブラケットが、ブラケット内の数値以下の最大の整数を定義する『床関数』の記号であることは当業者間において周知であることから、「使用される“ブラケット”は、小さくする方向で最も近い整数、または等しい整数に丸めるための記号である」と訂正することは、当該記号を正しく説明するものでもある。
これに対して、訂正前の「使用される“ブラケット”は近い整数に向かって丸めることを表している」という記載は、上記国際出願時の明細書の記載に十分適合せず、また、『床関数』の説明としても十分ではないことから、訳語の脱落による誤訳によるものであったというべきである。
したがって、本件訂正事項は、特許法第126条第1項第2号に規定する「誤記又は誤訳の訂正」を目的とするものとすることができる。

以上のとおり、本件訂正事項は、単なる誤訳の訂正というべきものであるから、願書に添付した明細書又は図面に記載した事項の範囲内の訂正である。
また、床関数を示す当該ブラケットは、特許請求の範囲の請求項1の【数1】及び請求項10の【数2】にも、

として用いられているが、当該ブラケットは正しく記載されていたことから、段落0029における誤訳によらず、当業者であればブラケットの意味、すなわち床関数の意味を訂正前においても正しく把握していたとすることができるから、本件訂正事項によって実質上特許請求の範囲は拡張又は変更されない。

2.独立特許要件について
本件訂正事項により、訂正後の特許請求の範囲の請求項1乃至請求項10に係る発明が、特許出願の際独立して特許を受けることができるものであるのかどうか検討する。
本件訂正によって、実質上特許請求の範囲は拡張又は変更されるものではないことから、訂正後の特許請求の範囲の請求項1乃至請求項10に係る発明に対して、特許出願の際独立して特許を受けることができないとする理由は発見されない。
したがって、訂正後の特許請求の範囲の請求項1乃至請求項10に係る発明は、特許法第126条第7項の規定に適合する。

第3 むすび
したがって、本件審判の請求は、特許法第126条第1項ただし書第2号に掲げる事項を目的とし、かつ、同条第5項ないし第7項に適合する。

よって、結論の通り審決する。
 
発明の名称 (54)【発明の名称】
伝送方法
【技術分野】
【0001】
発明の属する技術分野
本発明は、ビットを種々の信頼性を有する位置へ分配する方法に関する。信頼性とは配置されたビットを正しく送信できる確率に関連している。このプロセスは優先度マッピングとも称される。
【0002】
発明の背景
通信システムにとって高いデータ送信レートを提供することは重要である。移動通信システムの場合、ダウンリンクコネクション、すなわち基地局から端末機へのコネクションに対してこれは特に重要である。UMTS(Uniｖeｒｓal Mｏbile Cｏmmｕnicaｔiｏnｓ Sｙｓｔemｓ)ではいわゆる高速ダウンリンクパケットアクセスHSDPAが開発されているところであり、これにより10.8Mbｐｓ(メガビット毎秒)のピークデータレートが得られる。
【0003】
HSDPAデータチャネルは基本的に既存のUMTSダウンリンク共有チャネルDSCHの拡張形態である。HSDPAにより拡散係数16であれば15個までの符号で複数のユーザまたは移動局が符号化される。ただし第1の多重アクセスはタイムドメイン方式で行われ、種々のユーザは送信タイムインターバルTTIごとにスケジューリングされる。この送信タイムインターバルは3個のUMTSスロット、例えば2mｓに相応する。個々のユーザに割り当てられる符号の数はTT1ごとに異なる。システム負荷およびチャネル状況に応じて、基地局またはノードBは各ユーザに対する変調および符号レートを適合化する。変調および符号レートの所定の組み合わせを変調および符号化スキーマMCSのレベルと称する。MCSレベルは全てのTTIを変更する。これは基地局によりユーザ端末機または移動局からのフィードバック情報またはチャネル品質情報CQIに基づいて求められる。これらの情報はチャネル状況測定から得られる。チャネル品質情報は1?80TTIの周期レンジで送信される。
【0004】
高速データレートを達成するために、変調および符号化スキーマが使用され、1つの符号あたりの情報ビットレートが高められる。したがって1つのシンボルが2ビット以上を含むいわゆる高変調技術が使用される。1つの例として16QAM変調プロセスが挙げられる。この変調技術ではシンボル内のビットに対する個々の位置は均等には保護されない。したがって重要性の高いビットが良好に保護された位置へ置かれ、そうでない位置には重要性の低いビットが置かれるよう、ビットをマッピングすることが試みられる。このプロセスを優先度マッピングと称し、以下にHSDPAの例に則して説明する。さらにチャネル符号化に対してレートR=1/3のいわゆるターボ符号が用いられる。レートはビットの全数とロードの数または系列ビットの数との比を表している。
【0005】
1.HSDPA符号化回路(図1,図2)
図1を参照しながら、現行のHSDPA符号化回路へのビットの優先度マッピングプロセスの導入を以下に説明する。
【0006】
ターボ符号器TｕｒbｏEncの出力はこの例では3つのビットクラスを含んでいる。すなわちロードまたは実情報を含む系列ビットと、エラー補正に用いられる2種類のパリティビット(第1のパリティビットおよび第2のパリティビット)とである。データは第1のレートマッチングユニットへ供給され、ここでパリティビットが第1のレートマッチングにかけられる。このデータはヴァーチャルインクリメンタルリダンダンシバッファViｒｔｕal IR Bｕffeｒに記憶され、そののち第2のレートマッチングユニットへ供給される。ここでは全てのビットクラスが第2のレートマッチングにかけられる(RMSｙｓ,RMP1_2,RMP2_2)。
【0007】
レートマッチングされたビットクラスの相応の出力はビット優先度マッピングおよびインタリービングユニットへ入力される。ここでは種々の入力データ、すなわち系列ビットおよび2種類のパリティビットがビット分配器DUへ供給される。ビット分配の後、物理チャネルへのマッピング前に、ビットは32×30インタリーバを用いたリリース99、すなわちR99Inｔlｖ(32×30)によりインタリーブされる。
【0008】
ビット分配器DUはいわゆる優先度マッピングを行う。優先度マッピングとは次のようなプロセスであると理解されたい。
【0009】
直交位相シフトキーイング法(QPSK法)よりも高度な変調スキーマが用いられる場合、これはQPSK法よりも多数のビットが1つのシンボルとして符号化されることを意味する。このとき種々のビット位置の信頼性は図2に4つの16QAM変調プロセスに則して示したようにそれぞれ異なってくる。実数部分と虚数部分との16通りの組み合わせのそれぞれを1つのビットシーケンスを表すシンボルとする。ビットマッピングの順序は全ての配列に対してi_(1)、ｑ_(1)、i_(2)、ｑ_(2)である。各プロセスa?dの相違点はi_(1)、i_(2)に対する実数部分の割り当て、およびｑ_(1)、ｑ_(2)に対する虚数部分の割り当てのみである。ビット位置は0と1とのあいだの値の変化が象限の境界で発生する場合のほうが象限内部で発生する場合よりも良好に保護される。したがってビットマッピングの順序に依存して、例えば最上位ビットMSBが最下位ビットLSBよりも良好に保護される。
【0010】
ここでビットをシンボル内の所定の位置に割り当てる際に問題が発生する。ターボ符号器では種々の優先度を有するビットクラスが存在しており、正確に受信されたものは均等な重要性を有していない。各ビットクラスは前述の最も高い優先度を有する系列ビットと低い優先度を有する第1のパリティビットおよび第2のパリティビットから成っている。したがって系列ビットは有利には信頼性の高い位置に割り当てられる。こうしたビットの分配プロセスについては次項で説明する。
【0011】
ビット分配後、UMTS規格のルールにしたがってインタリービングプロセスが行われる。
【0012】
2.ビット分配器(図3,図4)
この項ではビット分配器DUに焦点を当て、これをHSDPAに関連づけて説明する。引用文献[1]ではビット優先度のマッピングを行うハイブリッド自動再送要求HARQの機能部の後方にビット分配器を加えることが記載されている。引用文献[1]の図3にはここで使用されるビット分配器が示されている。ビット分配器は基本的には行数をシンボル当たりのビット数に相応させるインタリーバである。まず系列ビットのストリームが行ごとに第1ラインおよび第2ラインに書き込まれ、次に第1のパリティビットおよび第2のパリティビットが交互に残りのエリア(有利には第3ラインおよび第4ライン)に書き込まれる。全ての系列ビットが第1ラインおよび第2ラインに収まらない場合、系列ビットは第3ラインおよび第4ラインにも書き込まれる。このケースは次のように処理される。
【0013】
そののちデータの出力は列ごとにインタリービングにかけられる。
【0014】
引用文献[1]ではビット分配器について次のように記載されている。
【0015】
データはインタリーバに行ごとに読み込まれ、インタリーバから列ごとに読み出される。優先度マッピングを達成するために、系列ビットの全ストリームはまずターボ符号器から読み出され、これに2つのパリティビットストリームからの交互のビットが続く。図3にはレートR=1/2を使用した16QAMのビット分配プロセスが示されている。パリティビットストリームがインタリーバの下方の右端から交互に読み出されるので、系列ビットおよびパリティビットが同じシンボルに由来しないことに注意されたい。
【0016】
R=1/2に対して全ての系列ビットを高い信頼性を有する位置へ置くことができ、系列ビットを収容できないからといってこれを低い信頼性を有する位置へわざわざ分配しなくて済む。
【0017】
ただしこのビット分配器を仔細に観察すると、R≠1/2のときビットマッピングは最適化されず、系列ビットも低い信頼性を有する位置、すなわちこの実施例における第3ラインおよび第4ラインに置かれてしまう。図4にはR=3/4の例が示されている。データの入出力は図3に則して説明したのと同様であるが、ここでは最後の3番目の系列ビット全体が低い信頼性を有する位置へブロックごと、つまり隣接するビットがビット分配器での隣接する位置にマッピングされてしまう点が相違する。R＜1/2であれば第1のパリティビットはブロックごとに高い信頼性を有する位置へマッピングされる。2つのケースともビットの分配はフレームにわたってきわめて不均一であり、復号化プロセスにおいてウィークスポットを生じる。高い信頼性を有する位置および低い信頼性を有する位置へのマッピングを以下に図5のビット分配器DUに関連して説明する。
【0018】
ビット分配器DUは行ｒおよび列cのｒ*cマトリクスで表される。16QAM変調プロセスでは行数は4であり、4ビットが1つのシンボルを形成する。列数はこれに適合するように所望の数を選定することができる。ビットは行ごとに、第1に系列ビット、次にパリティビットが続くようにマトリクスへ供給される。系列ビットの占める位置はハッチング部分としてマーキングされている。上述したように、系列ビットは16QAM変調プロセスでの高い信頼性を有する位置となる上方の2つの線にぴったりとは収まらないかもしれないが、別の線でカバーすることができる。行ごとの充填モードを組み合わせることにより上述のブロックごとのマッピングが可能となる。
【0019】
さきに独国出願第10150839号明細書においてビットマッピングプロセスが提案されており、これはビット分配に対してレートマッチングに類似したアルゴリズムを適用することによって上述の問題点を低減している(引用文献[2]を参照)。この手法は系列ビットが信頼性の低い位置へ、またパリティビットが信頼性の高い位置へ不均一に分散されてしまうという上述の欠点を回避し、ビットを相応の信頼性の位置へ分配することができる。いわゆるレートマッチングアルゴリズムに類似したアルゴリズムが適用され、系列ビット(1つのビットクラス)およびパリティビットが信頼性の高いビットストリームおよび信頼性の低いビットストリームへ分配される(つまりビットストリームが変調時にそれぞれの信頼性の位置へマッピングされる)。
【0020】
ただしこの分配法は種々の変調プロセス、ビットレート、符号レートなどを組み合わせるためにかなり複雑な処理を必要とする。
【0021】
16QAM変調プロセスに対して、ビットを高い信頼性のクラスおよび低い信頼性のクラスへどのように分配するかについて論じた文献をまとめておく。Samｓｕngによる引用文献[6]やMｏｔｏｒｏlaによる引用文献[1]などにはきわめてシンプルな分配ルールが提示されているが、これは系列ビットのブロックが低い信頼性のクラスへマッピングされることがある。このために独立のシミュレーションのパフォーマンスが低減されてしまう(引用文献[2]を参照)。また全セット内の系列ビットを低い信頼性の位置へ例えばレートマッチングアルゴリズムのバリエーションを用いて均等に分配する他の分配ルールも提案されている(引用文献[3]を参照)。このルールは他の手段に比べて優れているが、シンプルであるとはいえない。
【0022】
発明の概要
これまでの説明からわかるように、良好なビット分配スキーマを達成しようとするとインプリメンテーションの複雑性が高まり、これを抑えようとするとビット分配スキーマの精度も落ちてしまうというジレンマがあった。本発明はこのジレンマを解消することを目的とする。
【0023】
したがって本発明の課題は、種々の位置のクラスにビットを分配する方法を提供し、複雑でなくしかもビット分配に合理的な一貫性が得られるようにすることである。
【0024】
本発明では1つのフレームのビットを種々の信頼性を有する位置へ合理的かつ均一に分配することを保証することも目的としている。これにより復号化プロセスにおけるウィークスポットが回避される。
【0025】
さらに本発明では独国出願第10150839.5号明細書または引用文献[2]に記載されているマッピングルールよりもこれを簡単化することも目的としている。これによりパフォーマンスとインプリメンテーションの複雑性とのあいだで望ましい妥協点が見いだされる。つまり本発明のさらなる目的は複雑性を増大することなくいっそう均一なビット分配をもたらす簡単な最適化法を得ることである。
【0026】
本発明の課題は、種々の信頼性を有する位置を設け、種々のクラスのデータを送信してビットを相応の信頼性を有する位置へマッピングすることにより解決される。
【0027】
本発明ではビット分配の記述ルールを変更するコンセプトを基礎としている。
【0028】
データは列ごとにインタリーバに書き込まれ、インタリーバから読み出される。最初のN_(c)個の列では系列ビットが1からN_(ｒ)+1の行に書き込まれ、続いて1からN_(ｒ)の行に書き込まれる。ここで
【0029】
【数1】

であり、これは送信されたN_(ｔ,ｓｙｓ)によって完全に占有された行の数である。系列ビット(使用される“ブラケット”は、小さくする方向で最も近い整数、または等しい整数に丸めるための記号である)は
【0030】
【数2】

となる。N_(ｔ,ｓｙｓ)は送信された系列ビットの数であり、N_(cｏl)は引用文献[1]に定義されている通り
【0031】
【数3】

となる。ここでN_(ｔｒanｓ)は符号化およびレートマッチングの行われた送信ビットの数であり、Mは変調シンボルの配列ポイントの数であり、lｏg_(2)(M)はシンボル当たりのビット数である。
【0032】
このスキーマはブロックごとに誤った信頼性にビットをマッピングしてしまうことを回避する。その際にもインプリメンテーションの複雑性は要求されない。
【0033】
まとめると、N_(ｔ,ｓｙｓ)は送信された系列ビットの数であり、N_(ｔｒanｓ)は送信された系列ビットと送信されたパリティビットとを加算した数であり、N_(cｏl)は列の全数または相応の1行のエントリ数であり、N_(c)は次元N_(ｒ+1)を有する列の数であり、次元は系列ビットに割り当てられるエントリの数として定義されるので、つまりここではN_(ｒ+1)個のエントリが系列ビットに割り当てられる。
【0034】
図面の簡単な説明
以下に本発明を有利な実施例に則して添付図を参照しながら説明する。図1にはHSDPAの符号化回路のコンポーネントが示されている。図2のa?dには16QAMの変調プロセスが示されている。図3には16QAM変調プロセスでのレートR=1/2のビット分配の例が示されている。図4には16QAM変調プロセスでのレートR=3/4のビット分配の例が示されている。図5にはビットマッピングプロシージャに用いられる従来技術のインタリーバが示されている。実線矢印および点線矢印は行ごとにインタリーバに書き込まれた2つの異なるクラスのビットを表している。図6には本発明のインタリーバが示されている。
【0035】
実施例の詳細な説明(図6)
ビット分配法、または種々の信頼性を有する各位置へのビットマッピング法の本発明の基本的なアプローチを以下に説明する。
【0036】
従来技術にしたがったビット分配法については図1?図5に関連して説明した。以下に説明するのは種々のクラスのビット、すなわち系列ビットおよびパリティビットをレートマッチング後にビット分配器DUへ書き込む本発明の方法である。ビット分配器DUは16QAM変調プロセスでは4*Xブロックのインタリーバに類似の構造から成っており、これはマトリクスで表される。Xは列の数を記述している。ただし従来技術のようにビットの行ごとの書き込みおよび列ごとの読み出しは行われず、異なる形式で行われる。まず系列ビットを求めるためのインタリーバの領域では標準的なインタリーバへの書き込みと同様に第1の系列ビットが書き込まれる。この決定はインタリーバへのエントリの数または相応のマトリクスの数の計算に基づいて上述のように行われる(“発明の概要”の項を参照)。図ではエントリの数またはマトリクスの領域がハッチング部分として表されている。次にビットは水平的にではなく垂直的に、つまり列ごとにインタリーバに書き込まれる。またこの書き込みは特定のクラスのビットに対してリザーブされたエリアのみに行われる。のちにデータは列ごとに読み出される。このことは図6に示されている。
【0037】
データがビットマッピングユニットから読み出された後、上半部から到来したビット、すなわち上方の2行のビットは高い信頼性を有するビットとしてマッピングされ、下半部から到来したビットは低い信頼性を有するビットとしてマッピングされる。
【0038】
実施例ではHSDPAに対してビット分配およびインタリービング機能の最適化が提案される。引用文献[1]に比べて複雑性の増大なしにビットがブロックごとに誤った信頼性を有する位置へマッピングされてしまう欠点が低減される。
【0039】
有利な実施例では、引用文献[3]に記載されているインタリービングスキーマが使用される。これにより引用文献[4]の比較シミュレーションで確認される良好なパフォーマンスが達成され、その際にもインプリメンテーションは簡単化される。
【0040】
また、当該の技術分野の技術者には明らかなことであるが、このスキーマは次のような種々の変更を加えた手段として使用することができる。
a)列数または行数の変更
b)ビット分配器へ書き込まれるビットのクラス数の変更
c)信頼性の段階数の変更(信頼性以外のプロパティを備えたビットのセットを設けてもよい)
d)ビットの分配とインタリービングとを同時でなく別個にインタリーバを設けてインタリービングを後から行う。インタリーバには前述したようなインプリメンテーションを使用することができる。
e)ターボ符号器から到来したパリティビットをまずグループ化し、のちにパリティビット用にリザーブされたスペースに列ごとに書き込む。
【0041】
このスキーマは唯一の信頼性クラスのみを出力に使用する場合にも適用可能である。この場合、本発明のスキーマは種々のクラスのビットをまとめて1つのストリームへ出力するために使用される。ここではビットマッピングユニットは簡単化のために4行のままで編成されるが、列ごとの読み出しの際にはもちろん全てのビットが1つのストリームへ出力される。これにより引用文献[7]に記載されているような煩雑な処理のステップが回避される。
【0042】
さらに本発明の方法はターボ符号化されたデータのみでなく、種々の優先度に関連するサブセットとして利用される全てのデータに適用可能である。
【0043】
また本発明の方法はQPSKよりも高度なあらゆる変調プロセスに適用可能である。
【0044】
また本発明の方法は、同じ優先度を有するが複数回送信されるデータに適用することもできる。例えば或る送信では或るビットが高い信頼性を有する位置へ配置されたが、次の送信では同じビットが低い信頼性を有する位置へ配置されたりする。逆のケースや別のビットについての同様のケースも存在する。こうしたケースで本発明を適用すれば正確な受信の確率が増大する。
【0045】
一般に本発明はあらゆる通信システムまたは移動無線通信網における中央ユニット(例えばノードBまたは基地局)と端末機(例えば移動局)とのあいだのデータ伝送に適用することができる。
【0046】
特に本発明はUMTS規格にしたがって動作するシステムに適している。
【0047】
リファレンス
この明細書はThe ｔhiｒd geneｒaｔiｏn ｐaｒｔneｒｓhiｐ ｐｒｏjecｔ 3GPP,ETSI Mｏbile Cｏmｐeｔence Cenｔｒe 650 ｒｏｕｔe deｓ Lｕciｏleｓ,06921 Sｏｐhia Anｔiｐｏliｓ Cedeｘで使用されているフォーマットにより次の文献を引用している。
[1]R1-02-0286,Mｏｔｏｒｏla,″Enhancemenｔ ｏf ｔｗｏ-ｓｔage Raｔe Maｔching Scheme fｏｒ HS-DSCH″,Oｒlandｏ Flｏｒida,Febｒｕaｒｙ,2002
[2]R1-01-1101,Siemenｓ,″Deｔailｓ ｏf Incｒemenｔal Redｕndancｙ bｙ meanｓ ｏf Raｔe Maｔching″,3GPP TSG-RAN WG1/WG2 Ad Hｏc ｏn HSDPA,Sｏｐhia Anｔiｐｏliｓ Fｒance,Nｏｖembeｒ,2001
[3]R1-01-1231,Siemenｓ,″Inｔeｒleaｖeｒ ｏｐeｒaｔiｏn in cｏnjｕcｔiｏn ｗiｔh SMP″,Jejｕ Kｏｒea,Nｏｖembeｒ 19-23 2001
[4]R1-02-0081,Eｒicｓｓｏn,″Cｏmｐaｒiｓｏn ｏf diffeｒenｔ inｔeｒleaｖing ｓchemeｓ″,Eｓｐｏｏ Finland,Janｕaｒｙ 2002
[5]3GPP TSG RAN,″High Sｐeed Dｏｗnlink Packeｔ Acceｓｓ:Phｙｓical Laｙeｒ Aｓｐecｔｓ″,TSG-R1 Technical Reｐｏｒｔ,TR25.858
[6]R1-02-0024,Samｓｕng,″Teｘｔ ｐｒｏｐｏｓal fｏｒ SMP(Sｙmbｏl Maｐｐing baｓed ｏn biｔ Pｒiｏｒiｔｙ)″,Oｒlandｏ Flｏｒida,Febｒｕaｒｙ 2002
[7]R1-02-0345,IPWiｒeleｓ,″HSDPA Biｔ Cｏllecｔiｏn″,Oｒlandｏ Flｏｒida,Febｒｕaｒｙ 2002*この文献そのものは上記引用文献[4]を誤った解釈で論拠としていることに注意されたい。
【0048】



【図面の簡単な説明】
【0049】
【図1】HSDPAの符号化回路のコンポーネントを示す図である。
【図2】16QAMの変調プロセスを示す図である。
【図3】16QAM変調プロセスでのレートR=1/2のビット分配の例を示す図である。
【図4】16QAM変調プロセスでのレートR=3/4のビット分配の例を示す図である。
【図5】従来技術のインタリーバを示す図である。
【図6】本発明のインタリーバを示す図である。
(57)【特許請求の範囲】
【請求項1】
種々の信頼性を有する位置が存在しており、種々のクラスのデータを送信してビットを相応の信頼性を有する位置へマッピングするために、
伝送のためにデータを変調して1つのシンボルにより1Biｔ以上の所定のシーケンスを表し、
少なくとも第1のビットクラスおよび第2のビットクラスを含む種々のクラスのデータを送信し、
ビットの配置されるシンボル内部の所定の位置として当該の信頼性の位置を表し、かつ当該の信頼性の位置を少なくとも2つの異なる値が存在する送信の信頼性とリンクさせ、
シンボル内の所定の位置のビットのマッピングプロセスとして
各エントリに1つのビットが配置され、同じ行の全てのエントリが前記送信の信頼性の同じ値にリンクするものとし、N_(ｒｏｗ)個の行およびN_(cｏl)個の列つまりN_(ｒｏｗ)*N_(cｏl)のエントリのマトリクス(DU)を形成するステップと、
第1のビットクラスの送信すべきビット数N_(ｔ,ｓｙｓ)を求めて相応の数のエントリを行ごとにマトリクスのビットに割り当て、すなわち、第1のビットクラスのビットに完全に割り当てられた行の数N_(ｒ)、1＜N_(c)＜N_(cｏl)、かつ
【数1】

として、N_(ｒ)＞0のとき最初のN_(c)個の列に次元N_(ｒ+1)を割り当て、残りのN_(cｏl)-N_(c)個の列に次元N_(ｒ)を割り当て、N_(c)=0であれば全ての列にN_(ｒ)個の行を割り当てるステップと、
割り当てられたエントリに第1のビットクラスのビットを列ごとに充填するステップとを行う
ことを特徴とする伝送方法。
【請求項2】
前記信頼性とは相応の位置に配置されたビットが正しく送信される度合を表す、請求項1記載の方法。
【請求項3】
第1のビットクラスは系列ビットから成る、請求項1または2記載の方法。
【請求項4】
第2のビットクラスはパリティビットから成る、請求項1から3までのいずれか1項記載の方法。
【請求項5】
マトリクスの所定の列を1つのシンボルにマッピングする、請求項1から4までのいずれか1項記載の方法。
【請求項6】
当該の信頼性の位置が利用可能であれば、所定のクラスのビットをそこへマッピングする、請求項1記載の方法。
【請求項7】
ビットが均等またはほぼ均等に複数の信頼性へ分散されるように個々のクラス内のビットを複数の信頼性へマッピングする、請求項1記載の方法。
【請求項8】
移動無線通信網内での中央ユニットから端末機へのデータ送信に対して適用する、請求項1から7までのいずれか1項記載の方法。
【請求項9】
移動無線通信網はUMTS規格に準拠している、請求項8記載の方法。
【請求項10】
少なくとも第1のクラスのビットおよび第2のクラスのビットを所定のシンボル内の種々の位置へマッピングする際に、シンボル内の所定の位置を少なくとも2つの異なる値が存在する送信の信頼性とリンクさせ、
シンボル内の所定の位置のビットのマッピングプロセスとして
各エントリに1つのビットが配置され、同じ行の全てのエントリが送信の信頼性の同じ値にリンクするものとし、N_(ｒｏｗ)個の行およびN_(cｏl)個の列つまりN_(ｒｏｗ)*N_(cｏl)のエントリのマトリクス(DU)を形成するステップと、
第1のビットクラスのビット数N_(ｔ,ｓｙｓ)を求めて相応の数のエントリを行ごとにマトリクスのビットに割り当て、すなわち
【数2】

として、N_(ｒ)＞0のとき、最初のN_(c)個の列にN_(ｒ+1)個の行を割り当て、残りのN_(cｏl)-N_(c)個の列にN_(ｒ)個の行を割り当て、N_(c)=0のとき全ての列にN_(ｒ)個の行を割り当てるステップと、
割り当てられたエントリに第1のビットクラスのビットを列ごとに充填するステップとを行う
ことを特徴とするビット分配方法。
 
訂正の要旨 審決(決定)の【理由】欄参照。
審決日 2012-06-04 
出願番号 特願2003-537239(P2003-537239)
審決分類 P 1 41・ 852- Y (H03M)
P 1 41・ 856- Y (H03M)
最終処分 成立  
前審関与審査官 矢頭 尚之  
特許庁審判長 藤井 浩
特許庁審判官 新川 圭二
神谷 健一
登録日 2008-03-07 
登録番号 特許第4090053号(P4090053)
発明の名称 伝送方法  
代理人 高橋 佳大  
代理人 久野 琢也  
代理人 アインゼル・フェリックス=ラインハルト  
代理人 アインゼル・フェリックス=ラインハルト  
代理人 星 公弘  
代理人 久野 琢也  
代理人 高橋 佳大  
代理人 星 公弘  

プライバシーポリシー   セキュリティーポリシー   運営会社概要   サービスに関しての問い合わせ