ポートフォリオ機能
| ポートフォリオを新規に作成して保存 |
|
|
| 既存のポートフォリオに追加保存 |
|
PDFをダウンロード
|
| 審決分類 |
審判 査定不服 2項進歩性 取り消して特許、登録 H03F 審判 査定不服 1項3号刊行物記載 取り消して特許、登録 H03F |
|---|---|
| 管理番号 | 1383913 |
| 総通号数 | 5 |
| 発行国 | JP |
| 公報種別 | 特許審決公報 |
| 発行日 | 2022-05-27 |
| 種別 | 拒絶査定不服の審決 |
| 審判請求日 | 2021-07-19 |
| 確定日 | 2022-04-19 |
| 事件の表示 | 特願２０１８− ６９４８９「増幅回路」拒絶査定不服審判事件〔令和 １年１０月１７日出願公開、特開２０１９−１８００５９、請求項の数（４）〕について、次のとおり審決する。 |
| 結論 | 原査定を取り消す。 本願の発明は、特許すべきものとする。 |
| 理由 |
第１ 手続の経緯 本願は、平成３０年３月３０日を出願日とする出願であって、その手続の経緯の概要は、以下のとおりである。 令和 ２年 ９月 ４日付け 拒絶理由通知 令和 ２年１１月 ９日 意見書、手続補正書の提出 令和 ２年１２月２５日付け 最後の拒絶理由通知 令和 ３年 ３月 ２日 意見書、手続補正書の提出 令和 ３年 ４月 ９日付け 補正の却下の決定、拒絶査定 令和 ３年 ７月１９日 審判請求書、手続補正書の提出 第２ 原査定の概要 原査定（令和３年４月９日付け拒絶査定）の概要は、次のとおりである。 １．（新規性）この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明であるから、特許法第29条第1項第3号に該当し、特許を受けることができない。 ２．（進歩性）この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。 ●理由１（新規性）について ・請求項：１、３ ・引用文献等：１ ●理由２（進歩性）について ・請求項：１、３ ・引用文献等：１ ・請求項：２ ・引用文献等：１−３ ・請求項：４−６ ・引用文献等：１、３ ・請求項：７ ・引用文献等：１−４ ＜引用文献等一覧＞ １.特表２０１６−５３０８４５号公報 ２.特開２００８−１７８０８５号公報 ３.特開２０１３−１１０５８８号公報 ４.特公昭５５−０４７４８５号公報 なお、上記「＜引用文献等一覧＞」の番号は、当審において便宜的に振り直した。 第３ 本願発明 本願請求項１−４に係る発明（以下、それぞれ「本願発明１」−「本願発明４」という。）は、令和３年７月１９日の手続補正で補正された特許請求の範囲の請求項１−４に記載された事項により特定される、以下のとおりの発明である。 「 【請求項１】 高周波信号が入力される入力端子と、 増幅された前記高周波信号を出力する出力端子と、 直流電源電圧を発生する電源に接続される電源端子と、 第１端子、第２端子、および、前記入力端子を介して高周波信号が入力される第１制御端子を有する第１トランジスタと、 前記第２端子と接続された第３端子、増幅された高周波信号を出力する第４端子、および接地された第２制御端子を有し、前記第１トランジスタとカスコード接続された第２トランジスタと、 前記第２制御端子と前記電源端子とを結ぶ第２経路上に直列配置された第１容量素子と、 前記第４端子と前記電源端子とを結ぶ第１経路上に直列配置された、第１スイッチ素子である第１抵抗性素子と、 前記第４端子と前記電源端子とを結ぶ第１経路上に直列配置された第１インダクタンス素子と、 前記第１インダクタンス素子に並列接続された第３抵抗素子と、を備え、 前記第４端子と前記第２制御端子とは、前記第１抵抗性素子、前記第１容量素子、および、前記第１インダクタンス素子を介して接続され、 前記第１抵抗性素子は、前記第１インダクタンス素子と前記第１容量素子との間の前記第１経路上に直列配置されている、 増幅回路。 【請求項２】 さらに、 前記第４端子と前記出力端子との間に直列配置された第２容量素子を備える、 請求項１に記載の増幅回路。 【請求項３】 前記増幅回路が増幅動作する場合、前記第１スイッチ素子は導通状態となり、 前記増幅回路が増幅動作しない場合、前記第１スイッチ素子は非導通状態となる、 請求項１または２に記載の増幅回路。 【請求項４】 さらに、 前記第１経路上および前記第２経路上のいずれかに直列配置された、第２抵抗素子または第２スイッチ素子である第２抵抗性素子を備える、 請求項１〜３のいずれか１項に記載の増幅回路。」 第４ 原査定の理由についての判断 １．引用文献の記載事項及び引用発明 （１）引用文献１について 原査定の拒絶の理由に引用された特表２０１６−５３０８４５号公報（以下、「引用文献１」という。下線は、当審において付与した。）には、次の事項が記載されている。 （ア）「【００２３】 [0032] 本開示のいくつかの実施形態は、エンベロープトラッキングアプリケーションに関係することがあり得る。エンベロープトラッキングアプリケーションにおいて、電源電圧Ｖｄｄは、回路の電力消費を低減する時間とともに変えられることがあり得る。より少ないパワーを使用して、入力信号が処理されるように、時間変化電源電圧は入力信号に対応し得る。エンベロープトラッキング（ＥＴ：envelope tracking）を使用する１つの実例のシステムは、無線システムにおける電力増幅器（例えばアンテナに信号を駆動する送信パスにおける電力増幅器）である。」 （イ）「【００２８】 [0037] 図３Ａは、１つの実施形態による増幅回路における実例の広帯域バイアス回路を示す。この実例は、増幅回路においてカスコードトランジスタ３１１のゲート上のバイアス電圧を発生するための広帯域バイアス回路のアプリケーションを示す。この実例において、入力信号（ＩＮ）は、ＮＭＯＳトランジスタ３１２のゲート上で受け取られる。トランジスタ３１２は、トランジスタ３１１のソースにドレインを結合する。トランジスタ３１１のドレインは、インダクタ（Ｌ１）３１０を通して時間変化電源電圧ＶＤＤ＿ＥＴに結合される。出力信号（ＯＵＴ）は、トランジスタ３１１のドレインとインダクタＬ１の端子上で生成される。例えば、ＶＤＤ＿ＥＴはエンベロープトラッキングをインプリメントすることがある。変調された電源電圧は、抵抗器（Ｒ１）３０１、抵抗器（Ｒ２）３０２、キャパシタ（Ｃ１）３０３、およびゲートキャパシタンス（Ｃ２）３０４を含む広帯域バイアス回路によってトランジスタ３１１のゲートにおいて適切なバイアス電圧に変換される。インダクタ３１０は、例えば、電源信号からトランジスタ３１１のドレインにおいて出力を分離し得、出力信号からバイアス回路を分離し得る。図３Ｂは、図３Ａにおける実例の広帯域バイアス回路の周波数レスポンスを示す。レスポンス３５０は、キャパシタＣ１のないレスポンスが高い周波数で落ちることを示す。レスポンス３５１−３５５は、Ｃ１の異なる値についてのレスポンスがより高い周波数でほぼ水平にとどまり減衰しないことを示す。」 （ウ）「【図３Ａ】  」 図３Ａの記載によれば、ソース、ドレイン、および、入力信号が入力されるゲートを有するトランジスタ３１２と、トランジスタ３１２のドレインと接続されたソース、出力信号を出力するドレイン、および、ゲートキャパシタンス（Ｃ２）３０４を介して接地されたゲートを有し、トランジスタ３１２とカスコード接続されたトランジスタ３１１と、トランジスタ３１１のゲートと時間変化電源電圧ＶＤＤ＿ＥＴとを結ぶ経路上に直列配置されたキャパシタ（Ｃ１）３０３と、トランジスタ３１１のドレインと時間変化電源電圧ＶＤＤ＿ＥＴとを結ぶ経路上に直列配置されたインダクタ（Ｌ１）３１０と、を備え、トランジスタ３１１のドレインとゲートとは、キャパシタ（Ｃ１）３０３、および、インダクタ（Ｌ１）３１０を介して接続されている。 上記（ア）〜（ウ）の記載によれば、引用文献１には、次の発明（以下、「引用発明」という。）が記載されている。 なお、上記（イ）の「増幅回路」が上記（ア）の「電力増幅器」で用いるものであることは明らかであるから、上記（イ）の「増幅回路」は、上記（ア）の「電力増幅器」で用いるものとして、引用発明の認定を行った。 ＜引用発明＞ 「無線システムにおける電力増幅器（例えばアンテナに信号を駆動する送信パスにおける電力増幅器）で用いる増幅回路であり（【００２３】、【００２８】）、 ソース、ドレイン、および、入力信号が入力されるゲートを有するトランジスタ３１２と、 トランジスタ３１２のドレインと接続されたソース、出力信号を出力するドレイン、および、ゲートキャパシタンス（Ｃ２）３０４を介して接地されたゲートを有し、トランジスタ３１２とカスコード接続されたトランジスタ３１１と、 トランジスタ３１１のゲートと時間変化電源電圧ＶＤＤ＿ＥＴとを結ぶ経路上に直列配置されたキャパシタ（Ｃ１）３０３と、トランジスタ３１１のドレインと時間変化電源電圧ＶＤＤ＿ＥＴとを結ぶ経路上に直列配置されたインダクタ（Ｌ１）３１０と、を備え、 トランジスタ３１１のドレインとゲートとは、キャパシタ（Ｃ１）３０３、および、インダクタ（Ｌ１）３１０を介して接続されている（【図３Ａ】）、 増幅回路（【００２８】）。」 （２）引用文献２について 原査定の拒絶の理由に引用された特開２００８−１７８０８５号公報（以下、「引用文献２」という。下線は、当審において付与した。）には、次の事項が記載されている。 （エ）「【００２１】 本実施形態に係る基本構成は、シリコンＲＦＩＣ（Radio Frequency Integrated Circuit）の基本増幅回路としてよく用いられるカスコード接続電界効果トランジスタ（以下、カスコード接続ＦＥＴ；Field Effect Transistorという）の出力端子にインダクタおよび容量で構成されるバンドパスフィルタ（以下、ＢＰＦ；Band-Pass Filterという）を設ける構成である。このカスコード接続ＦＥＴのゲート接地型ＦＥＴ部分のドレイン端子とゲート端子間に、抵抗および容量が直列接続された調整回路を挿入する。なお、後述するように調整回路は必ずしも帰還を形成する回路構成に限らないが、以下、帰還を形成する回路構成を中心に説明するため、帰還を形成しない回路構成についても便宜的に帰還回路（帰還抵抗、帰還容量を含む直列回路）と表記する。この帰還回路により、カスコード接続ＦＥＴの出力インピーダンスまたは出力等価回路定数を調整する。これにより、カスコード接続ＦＥＴとＢＰＦを用いた増幅器を広帯域に出力整合させる際に、この出力等価回路定数も含めて所望のＢＰＦ特性を実現することができる。」 （オ）「【図４】  」 上記（エ）〜（オ）の記載によれば、引用文献２には、次の技術が記載されている。 「シリコンＲＦＩＣ（Radio Frequency Integrated Circuit）の基本増幅回路としてよく用いられるカスコード接続電界効果トランジスタ（以下、カスコード接続ＦＥＴ；Field Effect Transistorという）の出力端子にインダクタおよび容量で構成されるバンドパスフィルタ（以下、ＢＰＦ；Band-Pass Filterという）を設ける技術。」 （３）引用文献３について 原査定の拒絶の理由に引用された特開２０１３−１１０５８８号公報（以下、「引用文献３」という。下線は、当審において付与した。）には、次の事項が記載されている。 （カ）「【００２９】 図２に示したように、本発明の一実施形態にかかる無線通信装置１０に含まれるＬＮＡ１４は、入力端子１０１と、インダクタ１０２と、抵抗１０３と、増幅回路１０４と、出力端子１０５と、ＭＯＳトランジスタスイッチ１０６と、ドライバ回路１０８と、キャパシタＣ１と、を含んで構成される。増幅回路１０４は、ＮチャネルＭＯＳＦＥＴ１１１と、インダクタ１１２、１１３と、ＭＯＳトランジスタスイッチ１１４、１１５と、キャパシタＣ１１と、を含んで構成される。」 （キ）「【図２】  」 上記（カ）〜（キ）の記載によれば、引用文献３には、次の技術が記載されている。 「無線通信装置１０に含まれるＬＮＡ１４の増幅回路１０４において、ＭＯＳトランジスタスイッチ１１４を設ける技術。」 （４）引用文献４について 原査定の拒絶の理由に引用された特公昭５５−０４７４８５号公報（以下、「引用文献４」という。下線は、当審において付与した。）には、次の事項が記載されている。 （ク）「以下第３図を参照して本発明を磁気録画再生装置の再生増巾器に適用した一例について説明する。 第３図に於て１は再生用磁気ヘッドを示し、１ａはそのコイルである。ＡＭＰはその再生増巾器本体を示す。 本発明に於ては、略誘導性又は略容量性のインピーダンスＺ１を有する信号源（本例では磁気ヘッド１）よりの信号を増巾する広帯域増巾器ＡＭＰに於て、この広帯域増巾器ＡＭＰの入力側に、信号源１のインピーダンスＺ１と、Ｑの大なるインピーダンス変成器Ｔと、インピーダンス変成器Ｔの２次側に接続されたインピーダンス素子２とによりＱの大なる共振回路３を形成し、広帯域増巾器ＡＭＰの雑音指数が略最小となるように、広帯域増巾器ＡＭＰの入力側より見た共振回路３の共振インピーダンスＺ２０を最適信号源インピーダンスＺ１０に接近せしめると共に、共振回路３の共振時に於ける広帯域増巾器ＡＭＰの入力インピーダンスＺ３０を最適信号源インピーダンスＺ１０より十分小さい値に選定して広帯域増巾器を構成するものである。 更に図示の例について説明する。再生増巾器ＡＭＰに於て、ＡＭＰｌ、ＡＭＰ２及びＡＭＰ３は夫々初段、２段、３段目の増巾器である。而して本例では初段の増巾器ＡＭＰ１に於て、ＳＮ比が良く且つ歪なく増巾を行なうようにし、その後段に於て伝送特性の補償を行なうようにした場合である。 インピーダンス変成器Ｔの１次コイルに、信号源たる磁器ヘッド１のコイル１ａを接続する。初段の増巾器ＡＭＰ１をベース接地の例えばＮＰＮ型のトランジスタ４にて構成し、変成器Ｔの２次コイルの一端を接地すると共に他端をトランジスタ４のエミッタに接続する。又変成器Ｔの２次コイルの両端にインピーダンス素子としてのコンデンサ２を接続する。 初段の増巾器ＡＭＰ１に於ては、直流電源＋Ｂよりの電圧を抵抗器ＲＢを通じ、抵抗器５，６にて分圧してトランジスタ４のベースに与えると共に、このベースをコンデンサ７を通じて接地する。 ２段目及び３段目の増巾器ＡＭＰ２，ＡＭＰ３は夫々例えば電界効果トランジスタ８，９にて構成し、之等電界効果トランジスタ８，９は互いにカスコード接続する。而してトランジスタ４のコレクタをコンデンサ１０を通じて電界効果トランジスタ８のゲートに接続する。トランジスタ４のコレクタを抵抗器１１及びコイル１２よりなる並列回路を通じ、更に抵抗器ＲＢを通じて電源＋Ｂに接続する。この並列回路は高域の伝送特性を補償するためのものである。 電界効果トランジスタ８のゲートを抵抗器１３を通じて接地し、そのソースを接地し、ドレインを電界効果トランジスタ９のソースに接続する。この電界効果トランジスタ９のゲートをコンデンサ１４を通じて接地すると共に、電界効果トランジスタ８のドレインを抵抗器１８を通じて電界効果トランジスタ９のゲートに接続する。又電界効果トランジスタ９のドレインを抵抗器１５及びコイル１６よりなる並列回路を通じ、更に抵抗器ＲＢを通じて電源＋Ｂに接続する。尚電源＋Ｂは抵抗器ＲＢを通じ、更にコンデンサ１７を通じて接地する。」（第３頁左欄第３７行目〜第４頁左欄第１０行目の記載） （ケ）「第３図  」 上記（ク）〜（ケ）の記載によれば、引用文献４には、次の技術が記載されている。 「磁気録画再生装置の再生増巾器において、初段の増巾器ＡＭＰ１に於ては、直流電源＋Ｂよりの電圧を抵抗器ＲＢを通じ、抵抗器５，６にて分圧してトランジスタ４のベースに与えると共に、このベースをコンデンサ７を通じて接地し、２段目及び３段目の増巾器ＡＭＰ２，ＡＭＰ３は夫々例えば電界効果トランジスタ８，９にて構成し、之等電界効果トランジスタ８，９は互いにカスコード接続し、而してトランジスタ４のコレクタをコンデンサ１０を通じて電界効果トランジスタ８のゲートに接続し、トランジスタ４のコレクタを抵抗器１１及びコイル１２よりなる並列回路を通じ、更に抵抗器ＲＢを通じて電源＋Ｂに接続し、この並列回路は高域の伝送特性を補償するためのものであり、電界効果トランジスタ８のゲートを抵抗器１３を通じて接地し、そのソースを接地し、ドレインを電界効果トランジスタ９のソースに接続し、この電界効果トランジスタ９のゲートをコンデンサ１４を通じて接地すると共に、電界効果トランジスタ８のドレインを抵抗器１８を通じて電界効果トランジスタ９のゲートに接続し、又電界効果トランジスタ９のドレインを抵抗器１５及びコイル１６よりなる並列回路を通じ、更に抵抗器ＲＢを通じて電源＋Ｂに接続する技術。」 ２．本願発明１について （１）本願発明１と引用発明との対比 本願発明１と引用発明とを対比する。 （１−１）本願発明１の『高周波信号が入力される入力端子と、』について （１−１−１）無線通信の技術常識によれば、無線システムにおける電力増幅器（例えばアンテナに信号を駆動する送信パスにおける電力増幅器）で用いる増幅回路の入力信号は、高周波信号である。 （１−１−２）引用発明の「増幅回路」には、入力信号が入力されており、上記（１−１−１）で言及した事項を踏まえると、『高周波信号が入力される』といえる。 （１−１−３）上記（１−１−２）で言及した事項を踏まえると、本願発明１と引用発明とは『高周波信号が入力される』点で共通する。 （１−１−４）なお、引用発明の「増幅回路」が、本願発明１でいう、高周波信号が入力される『入力端子』を備えている旨は、引用文献１には開示されていない。 （１−２）本願発明１の『増幅された前記高周波信号を出力する出力端子と、』について （１−２−１）無線通信の技術常識によれば、無線システムにおける電力増幅器（例えばアンテナに信号を駆動する送信パスにおける電力増幅器）で用いる増幅回路の出力信号は、増幅された高周波信号である。 （１−２−２）引用発明の「増幅回路」は、出力信号を出力しており、上記（１−２−１）で言及した事項を踏まえると、『増幅された高周波信号を出力する』といえる。 （１−２−３）上記（１−２−２）で言及した事項を踏まえると、本願発明１と引用発明とは『増幅された前記高周波信号を出力する』点で共通する。 （１−２−４）なお、引用発明の「増幅回路」が、本願発明１でいう、増幅された前記高周波信号を出力する『出力端子』を備えている旨は、引用文献１には開示されていない。 （１−３）本願発明１の『直流電源電圧を発生する電源に接続される電源端子と、』について （１−３−１）引用発明の「時間変化電源電圧ＶＤＤ＿ＥＴ」は、『電源電圧』であるといえるから、本願発明１と引用発明とは『電源電圧』を用いる点で共通する。 （１−３−２）なお、引用発明の「増幅回路」が、本願発明１でいう、『直流電源電圧を発生する電源に接続される電源端子』を備えている旨は、引用文献１には開示されていない。 （１−４）本願発明１の『第１端子、第２端子、および、前記入力端子を介して高周波信号が入力される第１制御端子を有する第１トランジスタと、』について （１−４−１）引用発明の「トランジスタ３１２」の「ソース」は、端子であり、第１端子と称することは任意であるから、『第１端子』であるといえる。 （１−４−２）引用発明の「トランジスタ３１２」の「ドレイン」は、端子であり、第２端子と称することは任意であるから、『第２端子』であるといえる。 （１−４−３）引用発明の「トランジスタ３１２」の「ゲート」は、入力信号が入力されると共に、トランジスタ３１２を制御する端子であり、第１制御端子と称することは任意であるから、『信号が入力される第１制御端子』であるといえる。 そして、上記（１−１）で言及した事項を踏まえると、引用発明の「トランジスタ３１２」の「ゲート」は、『高周波信号が入力される第１制御端子』であるといえる。 （１−４−４）引用発明の「トランジスタ３１２」は、トランジスタであり、第１トランジスタと称することは任意であるから、『第１トランジスタ』であるといえる。 （１−４−５）上記（１−４−１）〜（１−４−４）で言及した事項を踏まえると、本願発明１と引用発明とは『第１端子、第２端子、および、高周波信号が入力される第１制御端子を有する第１トランジスタ』を備えている点で共通する。 （１−４−６）なお、引用発明において、第１制御端子への高周波信号の入力が『前記入力端子を介して』いることは、引用文献１には開示されていない。 （１−５）本願発明１の『前記第２端子と接続された第３端子、増幅された高周波信号を出力する第４端子、および接地された第２制御端子を有し、前記第１トランジスタとカスコード接続された第２トランジスタと、』について （１−５−１）引用発明の「トランジスタ３１１」の「ソース」は、トランジスタ３１２のドレインと接続された端子であり、第３端子と称することは任意であるから、トランジスタ３１２のドレインと接続された『第３端子』であるといえる。 （１−５−２）引用発明の「トランジスタ３１１」の「ドレイン」は、出力信号を出力する端子であり、第４端子と称することは任意であるから、『信号を出力する第４端子』であるといえる。 そして、上記（１−２）で言及した事項を踏まえると、引用発明の「トランジスタ３１１」の「ドレイン」は、『増幅された高周波信号を出力する第４端子』であるといえる。 （１−５−３）本願発明１の『接地された第２制御端子』とは、本願明細書の【００４３】、【００４９】によれば、ゲート端子Ｇ２（第２制御端子）はキャパシタ１２を介して接地されるものである。 一方、引用発明の「トランジスタ３１１」の「ゲート」は、ゲートキャパシタンス（Ｃ２）３０４を介して接地されるものである。 そうすると、本願発明１の『接地された第２制御端子』と引用発明の「トランジスタ３１１」の「ゲート」は、いずれもキャパシタを介して接地されるものであるから、引用発明の「トランジスタ３１１」の「ゲート」は、『接地された』ものであるといえる。 そして、引用発明の「トランジスタ３１１」の「ゲート」は、トランジスタ３１１を制御する端子であり、第２制御端子と称することは任意であることを踏まえると、『接地された第２制御端子』であるといえる。 （１−５−４）引用発明の「トランジスタ３１１」は、トランジスタ３１２とカスコード接続されたトランジスタであり、第２トランジスタと称することは任意であるから、トランジスタ３１２と『カスコード接続された第２トランジスタ』であるといえる。 （１−５−５）上記（１−４）、（１−５−１）〜（１−５−４）で言及した事項を踏まえると、引用発明の「増幅回路」は、『前記第２端子と接続された第３端子、増幅された高周波信号を出力する第４端子、および接地された第２制御端子を有し、前記第１トランジスタとカスコード接続された第２トランジスタ』を備えているといえる。 （１−６）本願発明１の『前記第２制御端子と前記電源端子とを結ぶ第２経路上に直列配置された第１容量素子と、』について （１−６−１）引用発明の「キャパシタ（Ｃ１）３０３」は、トランジスタ３１１のゲートと時間変化電源電圧ＶＤＤ＿ＥＴとを結ぶ経路を第２経路と称することは任意であるから、トランジスタ３１１のゲートと時間変化電源電圧ＶＤＤ＿ＥＴとを結ぶ『第２経路上に直列配置された』ものであるといえる。 （１−６−２）引用発明の「キャパシタ（Ｃ１）３０３」は、容量素子であり、第１容量素子と称することは任意であるから、『第１容量素子』であるといえる。 （１−６−３）上記（１−５）、（１−６−１）〜（１−６−２）で言及した事項を踏まえると、引用発明の「増幅回路」は、『第２制御端子』と時間変化電源電圧ＶＤＤ＿ＥＴとを結ぶ『第２経路上に直列配置された第１容量素子』を備えているといえる。 （１−６−４）なお、引用発明において、第２経路が、第２制御端子と『前記電源端子』とを結ぶものである旨は、引用文献１には開示されていない。 （１−７）本願発明１の『前記第４端子と前記電源端子とを結ぶ第１経路上に直列配置された、第１スイッチ素子である第１抵抗性素子と、』について （１−７−１）引用発明の「増幅回路」が、本願発明１でいう『前記第４端子と前記電源端子とを結ぶ第１経路上に直列配置された、第１スイッチ素子である第１抵抗性素子』を備えている旨は、引用文献１には開示されていない。 （１−８）本願発明１の『前記第４端子と前記電源端子とを結ぶ第１経路上に直列配置された第１インダクタンス素子と、』について （１−８−１）引用発明の「インダクタ（Ｌ１）３１０」は、トランジスタ３１１のドレインと時間変化電源電圧ＶＤＤ＿ＥＴとを結ぶ経路を第１経路と称することは任意であるから、トランジスタ３１１のドレインと時間変化電源電圧ＶＤＤ＿ＥＴとを結ぶ『第１経路上に直列配置された』ものであるといえる。 （１−８−２）引用発明の「インダクタ（Ｌ１）３１０」は、インダクタンス素子であり、第１インダクタンス素子と称することは任意であるから、『第１インダクタンス素子』であるといえる。 （１−８−３）上記（１−５）、（１−８−１）〜（１−８−２）で言及した事項を踏まえると、引用発明の「増幅回路」は、『第４端子』と時間変化電源電圧ＶＤＤ＿ＥＴとを結ぶ『第１経路上に直列配置された第１インダクタンス素子』を備えているといえる。 （１−８−４）なお、引用発明において、第１経路が、第４端子と『前記電源端子』とを結ぶものである旨は、引用文献１には開示されていない。 （１−９）本願発明１の『前記第１インダクタンス素子に並列接続された第３抵抗素子と、を備え、』について （１−９−１）引用発明の「増幅回路」が、本願発明１でいう『前記第１インダクタンス素子に並列接続された第３抵抗素子』を備えている旨は、引用文献１には開示されていない。 （１−１０）本願発明１の『前記第４端子と前記第２制御端子とは、前記第１抵抗性素子、前記第１容量素子、および、前記第１インダクタンス素子を介して接続され、』について （１−１０−１）引用発明の「増幅回路」では、トランジスタ３１１のドレインとゲートとが、キャパシタ（Ｃ１）３０３、および、インダクタ（Ｌ１）３１０を介して接続されている。 （１−１０−２）上記（１−５）、（１−６）、（１−８）、（１−１０−１）で言及した事項を踏まえると、引用発明の「増幅回路」では、『第４端子と第２制御端子とは、第１容量素子、および、第１インダクタンス素子を介して接続され』ているといえる。 （１−１０−３）なお、引用発明において、第４端子と第２制御端子とが、『前記第１抵抗性素子』を介して接続されている旨は、引用文献１には開示されていない。 （１−１１）本願発明１の『前記第１抵抗性素子は、前記第１インダクタンス素子と前記第１容量素子との間の前記第１経路上に直列配置されている、』について （１−１１−１）引用発明の「増幅回路」が、本願発明１でいう『前記第１抵抗性素子は、前記第１インダクタンス素子と前記第１容量素子との間の前記第１経路上に直列配置されている』旨は、引用文献１には開示されていない。 （１−１２）本願発明１の『増幅回路。』について （１−１２−１）本願発明１と引用発明とは『増幅回路』である点で共通する。 上記（１−１）〜（１−１２）で言及した事項を踏まえると、本願発明１と引用発明とは、次の点で一致する。 ＜一致点＞ 「第１端子、第２端子、および、高周波信号が入力される第１制御端子を有する第１トランジスタと、 前記第２端子と接続された第３端子、増幅された高周波信号を出力する第４端子、および接地された第２制御端子を有し、前記第１トランジスタとカスコード接続された第２トランジスタと、 第２経路上に直列配置された第１容量素子と、 第１経路上に直列配置された第１インダクタンス素子と、を備え、 前記第４端子と前記第２制御端子とは、前記第１容量素子、および、前記第１インダクタンス素子を介して接続されている、 増幅回路。」 そして、本願発明１と引用発明とは、次の点で相違する。 ＜相違点１＞ 本願発明１では、『高周波信号が入力される入力端子』を備えているのに対し、引用発明では、高周波信号が入力される『入力端子』を備えているのか否かが明らかでない点。 上記に付随して、本願発明１では、第１トランジスタの第１制御端子に、『前記入力端子を介して』高周波信号が入力されるのに対し、引用発明では、トランジスタ３１２のゲートに、『入力端子を介して』高周波信号が入力されているのか否かが明らかでない点。 ＜相違点２＞ 本願発明１では、『増幅された前記高周波信号を出力する出力端子』を備えているのに対し、引用発明では、増幅された前記高周波信号を出力する『出力端子』を備えているのか否かが明らかでない点。 ＜相違点３＞ 本願発明１では、『直流電源電圧を発生する電源に接続される電源端子』を備えているのに対し、引用発明では、『直流電源電圧を発生する電源に接続される電源端子』を備えているのか否かが明らかでない点。 上記に付随して、本願発明１では、第１容量素子が、第２制御端子と『前記電源端子』とを結ぶ第２経路上に直列配置されたのに対し、引用発明では、キャパシタ（Ｃ１）３０３が、トランジスタ３１１のゲートと『電源端子』とを結ぶ経路上に直列配置されたのか否かが明らかでない点。 加えて、本願発明１では、第１インダクタンス素子が、第４端子と『前記電源端子』とを結ぶ第１経路上に直列配置されたのに対し、引用発明では、インダクタ（Ｌ１）３１０が、トランジスタ３１１のドレインと『電源端子』とを結ぶ経路上に直列配置されたのか否かが明らかでない点。 ＜相違点４＞ 本願発明１では、『前記第４端子と前記電源端子とを結ぶ第１経路上に直列配置された、第１スイッチ素子である第１抵抗性素子』を備えているのに対し、引用発明では、そのような『第１スイッチ素子である第１抵抗性素子』を備えていない点。 上記に付随して、本願発明１では、第４端子と第２制御端子とは、『前記第１抵抗性素子』を介して接続されているのに対し、引用発明では、トランジスタ３１１のドレインとゲートとは、『第１抵抗性素子』を介して接続されていない点。 加えて、本願発明１では、『前記第１抵抗性素子』は、第１インダクタンス素子と第１容量素子との間の第１経路上に直列配置されているのに対し、引用発明では、『前記第１抵抗性素子は、前記第１インダクタンス素子と前記第１容量素子との間の前記第１経路上に直列配置されている』とはされていない点。 ＜相違点５＞ 本願発明１では、『前記第１インダクタンス素子に並列接続された第３抵抗素子』を備えているのに対し、引用発明では、そのような『第３抵抗素子』を備えていない点。 （２）新規性についての判断 本願発明１と引用発明とは、上記相違点を有するから、本願発明１は、引用発明ではない。 （３）進歩性についての判断 事案に鑑み、まず相違点４について検討する。 引用文献３には、無線通信装置１０に含まれるＬＮＡ１４の増幅回路１０４において、ＭＯＳトランジスタスイッチ１１４を設ける技術が記載されているところ、当該「ＭＯＳトランジスタスイッチ１１４」が抵抗成分を有する旨の記載はないから、当該「ＭＯＳトランジスタスイッチ１１４」が、『第１スイッチ素子である第１抵抗性素子』であるとはいえない。 また、引用文献２及び引用文献４にも、『第１スイッチ素子である第１抵抗性素子』は開示されていない。 そして、『前記第４端子と前記電源端子とを結ぶ第１経路上に直列配置された、第１スイッチ素子である第１抵抗性素子』を備えた構成は周知技術であるともいえないから、引用発明において、『前記第４端子と前記電源端子とを結ぶ第１経路上に直列配置された、第１スイッチ素子である第１抵抗性素子』を備えた構成にすることは、当業者が容易に想到しえたものであるとはいえない。 したがって、他の相違点について検討するまでもなく、本願発明１は、当業者であっても、引用発明に基いて容易に発明できたものとはいえない。 ３．本願発明２−４について 本願発明２−４は、本願発明１の発明特定事項を全て含むものであるから、本願発明１と同様の理由により、本願発明２−４は、引用発明ではなく、また、当業者であっても、引用発明に基いて容易に発明できたものとはいえない。 第５ 結び 以上のとおり、原査定の理由によって、本願を拒絶することはできない。 また、他に本願を拒絶すべき理由を発見しない。 よって、結論のとおり審決する。 |
| 審決日 | 2022-03-31 |
| 出願番号 | P2018-069489 |
| 審決分類 |
P
1
8・
113-
WY
(H03F)
P 1 8・ 121- WY (H03F) |
| 最終処分 | 01 成立 |
| 特許庁審判長 |
伊藤 隆夫 |
| 特許庁審判官 |
丸山 高政 福田 正悟 |
| 発明の名称 | 増幅回路 |
| 代理人 | 吉川 修一 |
| 代理人 | 傍島 正朗 |